реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Virtex-7 PCIe Gen.2 - затыкается коммуникация на 3-30мкс
syoma
сообщение Sep 12 2017, 10:43
Сообщение #1


Профессионал
*****

Группа: Свой
Сообщений: 1 572
Регистрация: 14-02-07
Из: наших, которые работают за бугром
Пользователь №: 25 368



Привет.
Может кто сталкивался с разработкой асинхронных PCIe? У нас в системе процессор и ПЛИС тактируются каждый от своих 100МГц. Идет большой трафик и иногда, смотря по FPGA - трафик затыкается на 3-30мкс. Причем задержка фиксированная для определенной хардварной конфигурации. Со стороны FPGA выглядит так, что входные данные вдруг перестают приходить а для передачи Transmit TLP credits начинают стремительно уменьшаться, пока не достигают 0. Через какое-то время кредиты резко появляются и коммуникация возобновляется. Spread-Spectrum и ASPM вроде как отключены. ASYNC включен.
Go to the top of the page
 
+Quote Post
syoma
сообщение Вчера, 14:18
Сообщение #2


Профессионал
*****

Группа: Свой
Сообщений: 1 572
Регистрация: 14-02-07
Из: наших, которые работают за бугром
Пользователь №: 25 368



Прогнали BER тесты между ПЛИС через бэкплейн - все работает без ошибок на 5Гбит.

Вопрос к знатокам, а можно ли PCIe свичи загнать в режим, в котором можно было бы делать BER тесты - ну например какой-нибудь loopback. PLX/IDT что-то такое поддерживают?
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 22nd September 2017 - 17:08
Рейтинг@Mail.ru


Страница сгенерированна за 0.1946 секунд с 7
ELECTRONIX ©2004-2016