реклама на сайте
подробности

 
 
118 страниц V  < 1 2 3 4 5 > »  Start new topic
> Языки проектирования на ПЛИС (FPGA)
    Название темы Ответов Автор Просмотров Последнее сообщение
No New Posts  
Topic has attachmentsНе заводится UVM
Questa, Linux 64
9 AVR 1 262 7th May 2018 - 05:29
Посл. сообщение: AVR
No New Posts  
4 Lutovid 745 28th April 2018 - 13:57
Посл. сообщение: Lutovid
No New Posts  
5 Jenya7 602 24th April 2018 - 13:18
Посл. сообщение: Jenya7
No new  
Topic has attachmentsРеализация БПФ на ПЛИС  * 123» 23
Тудности, встречаемые при реализации
341 ZED 32 932 17th April 2018 - 11:45
Посл. сообщение: AVR
No New Posts  
Есть ли на форуме спецы по программированию на HLS?  * 12
Начинаю осваивать возникли вопросы
15 videoscan 2 968 13th April 2018 - 13:39
Посл. сообщение: videoscan
No New Posts  
PISO VHDL  * 12
PISO VHDL
16 MAXHAX 1 039 12th April 2018 - 14:12
Посл. сообщение: iosifk
No New Posts  
0 bork 647 10th April 2018 - 16:23
Посл. сообщение: bork
No New Posts  
4 anna90 1 039 8th April 2018 - 18:59
Посл. сообщение: Flip-fl0p
No New Posts  
SV testbench
как в initial описать синхронные воздейтсвия
4 dcs 870 2nd April 2018 - 21:01
Посл. сообщение: OM-S
No New Posts
Topic has attachmentsABV in Modelsim
Как добавить OVL в Modelsim?
3 AnatolySh 680 29th March 2018 - 17:11
Посл. сообщение: AnatolySh
No New Posts  
8 demsp 948 29th March 2018 - 12:00
Посл. сообщение: demsp
No New Posts
Topic has attachmentsMIX Verilog & VHDL
ткните носом
10 Мур 1 167 25th March 2018 - 17:12
Посл. сообщение: Мур
No New Posts  
Отличие a^b^c от (a^b)^c
Синтаксис Verilog
3 demsp 805 24th March 2018 - 09:22
Посл. сообщение: demsp
No New Posts  
9 Lutovid 934 21st March 2018 - 04:04
Посл. сообщение: Bad0512
No New Posts  
16 jkabra 1 358 20th March 2018 - 07:57
Посл. сообщение: iosifk
No New Posts  
2 wolfman 765 16th March 2018 - 10:21
Посл. сообщение: wolfman
No New Posts  
13 M!TyA 1 220 11th March 2018 - 18:23
Посл. сообщение: iosifk
No New Posts  
0 Acvarif 808 7th March 2018 - 15:33
Посл. сообщение: Acvarif
No New Posts  
Что такое UVM?
Зачем он нужен, как пользоваться?
12 Олег Гаврильченко 1 202 6th March 2018 - 17:05
Посл. сообщение: honinbo
No New Posts  
8 NikSave 1 080 26th February 2018 - 14:37
Посл. сообщение: Sulim4n
No New Posts
как на verilog описать posedge n negrdge
не клокового тактового сигнала
3 addi II 2 030 19th February 2018 - 06:56
Посл. сообщение: RobFPGA
No New Posts  
3 L47 860 14th February 2018 - 05:00
Посл. сообщение: L47
No new  
42 doom13 2 884 9th February 2018 - 06:45
Посл. сообщение: doom13
No New Posts  
6 nice_vladi 933 9th February 2018 - 05:37
Посл. сообщение: nice_vladi
No New Posts  
Условный Timing Control на Verilog  * 12
Синтезируемый
26 DmitryR 1 792 26th January 2018 - 06:56
Посл. сообщение: _Sam_
118 страниц V  < 1 2 3 4 5 > »  Start new topic
57 чел. просматривают этот форум (гостей: 57, скрытых пользователей: 0)
Пользователей: 0

New Posts  Открытая тема (есть новые ответы)
No New Posts  Открытая тема (нет новых ответов)
Hot topic  Горячая тема (есть новые ответы)
No new  Горячая тема (нет новых ответов) 
Poll  Опрос (есть новые голоса)
No new votes  Опрос (нет новых голосов)
Closed  Закрытая тема
Moved  Тема перемещена
 



Запомнить эти параметры


RSS Текстовая версия Сейчас: 21st August 2018 - 16:44
Рейтинг@Mail.ru


Страница сгенерированна за 0.01067 секунд с 7
ELECTRONIX ©2004-2016