Приветствую.
В ходе проекта понадобилось добавить в библиотеку некоторые свои логические ячейки. Для этого решил вначале перехарактеризовать те ячейки, что уже есть в библиотеке, чтоб быть уверенным в том, что условия характеризации одинаковые.
Вендор предоставляет DSPF нетлисты ячеек, и модели транзисторов.
Проблема: Когда загружаю это всё Liberate на таких же значениях slew и load получаю разницу в задержках больше чем на 50%. Изменение формы драйвера и установка driving cell принципиально ситуацию изменяет. Ситуация наблюдается во всех углах.
Тулы Cadence Liberate и Spectre. Spectre в режиме errpreset=conservative, шаг моделирования 1 фс.
Куда обратить внимание, что ещё можно попробовать?