реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Ml-605 virtex 6 - организация работы с ddr3
fertna18
сообщение Feb 22 2018, 07:19
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 33
Регистрация: 24-03-17
Пользователь №: 96 039



Здравствуйте ув. форумчане. Есть ml605 board. Хочу разобраться с работой ddr3. Подскажите как правильно организовать запись и чтение данных. В самостоятельном поиске пришел к следующему порядку:
1. Fpga
2. Microblaze
3. Axi
4. Ddr3
Если кто может объясните на пальцах(абстрактно) смысл работы и особенности реализации.
Go to the top of the page
 
+Quote Post
Lixlex
сообщение Feb 22 2018, 09:48
Сообщение #2


Участник
*

Группа: Участник
Сообщений: 40
Регистрация: 8-11-11
Из: Рязань
Пользователь №: 68 183



Добрый день! Все верно описали. В простейшем случае используют IP-ядро. Для Xilinx это memory interface generator. Из ядра торчит пользовательский интерфейс - шина AXI 4 и физический интерфейс к памяти. Собственно через AXI 4 ядру передаются команды на чтение и запись. Для вашей платы должен быть reference design с DDR, советую посмотреть.
https://www.xilinx.com/support/documentatio...kits/xtp047.pdf
Go to the top of the page
 
+Quote Post
fertna18
сообщение Feb 22 2018, 15:37
Сообщение #3


Участник
*

Группа: Участник
Сообщений: 33
Регистрация: 24-03-17
Пользователь №: 96 039



Цитата(Lixlex @ Feb 22 2018, 09:48) *
Из ядра торчит пользовательский интерфейс - шина AXI 4 и физический интерфейс к памяти. Собственно через AXI 4 ядру передаются команды на чтение и запись.

Вот здесь у меня непонимание и появилось. Получается MIG имеет интерфейс axi и физические линии к ddr3. И я тогда должен писать блок для управления axi? Или ещё и для MIG?
А чтение и запись происходит через шину или через MIG?



Ps: спасибо большое за ссылку. Была полезна.

Цитата(Lixlex @ Feb 22 2018, 09:48) *
Из ядра торчит пользовательский интерфейс - шина AXI 4 и физический интерфейс к памяти. Собственно через AXI 4 ядру передаются команды на чтение и запись.

Вот здесь у меня непонимание и появилось. Получается MIG имеет интерфейс axi и физические линии к ddr3. И я тогда должен писать блок для управления axi? Или ещё и для MIG?
А чтение и запись происходит через шину или через MIG?



Ps: спасибо большое за ссылку. Была полезна.

Или ядро MIG может иметь как пользовательский интерфейс так интерфейс AXI4 в зависимости от настроек ядра?
Go to the top of the page
 
+Quote Post
yes
сообщение Feb 22 2018, 16:11
Сообщение #4


Гуру
******

Группа: Свой
Сообщений: 2 184
Регистрация: 23-12-04
Пользователь №: 1 640



Цитата(fertna18 @ Feb 22 2018, 18:37) *
Вот здесь у меня непонимание и появилось. Получается MIG имеет интерфейс axi и физические линии к ddr3. И я тогда должен писать блок для управления axi? Или ещё и для MIG?
А чтение и запись происходит через шину или через MIG?
Или ядро MIG может иметь как пользовательский интерфейс так интерфейс AXI4 в зависимости от настроек ядра?


физические линии протягиваются наружу к ножкам чипа - для "фирменной" платы лучше сохранить оригинальные имена, тогда они автоматом встанут на нужные места

какой интерфейс - выбирает пользователь при конфигурации ядра, AXI4 и "простой" интерфейс принципиально похожи - но "простой" проще, если внутри нет Microblaze и самому хочется управлять, то проще его
но по сути все "хитрое" управление DDR спрятано в ядре и проявляет себя неравномерностью (разное время реакции) в операциях с данными, от пользователя нужно только передать чтение/запись, адрес - и соответственно данные или принять данные при чтении
Go to the top of the page
 
+Quote Post
fertna18
сообщение Feb 22 2018, 16:54
Сообщение #5


Участник
*

Группа: Участник
Сообщений: 33
Регистрация: 24-03-17
Пользователь №: 96 039



Цитата(yes @ Feb 22 2018, 16:11) *
какой интерфейс - выбирает пользователь при конфигурации ядра, AXI4 и "простой" интерфейс принципиально похожи - но "простой" проще, если внутри нет Microblaze и самому хочется управлять, то проще его

Тогда возникает вопрос про microblaze.
Как microblaze подключается?
1) вариант Создаётся MIG с шиной axi4 slave => к нему microblaze с axi master => к microblaze прикручивается уже непосредственно мой дизайн.
2) создаётся MIG с интерфейсом простым или axi4 = > к этому интерфейсу я стыкую уже свои блоки.

Поправьте пожалуйста, если я что не так понял.


Уже в даташитах этих начинаю путаться.говорили учи английский.krapula.gif krapula.gif
Go to the top of the page
 
+Quote Post
Mad_max
сообщение Feb 23 2018, 09:21
Сообщение #6


Местный
***

Группа: Свой
Сообщений: 377
Регистрация: 23-12-06
Из: Зеленоград
Пользователь №: 23 811



Цитата(fertna18 @ Feb 22 2018, 19:54) *
Тогда возникает вопрос про microblaze.
Как microblaze подключается?
1) вариант Создаётся MIG с шиной axi4 slave => к нему microblaze с axi master => к microblaze прикручивается уже непосредственно мой дизайн.
2) создаётся MIG с интерфейсом простым или axi4 = > к этому интерфейсу я стыкую уже свои блоки.

Поправьте пожалуйста, если я что не так понял.


Уже в даташитах этих начинаю путаться.говорили учи английский.krapula.gif krapula.gif

Поищите на сайте xilinx, 100% для этой платы должен быть reference design, где все, что вам
нужно есть, даже больше, какая-нибудь урезана сборка линукс для mb c hello world программкой!
Go to the top of the page
 
+Quote Post
fertna18
сообщение Feb 26 2018, 10:39
Сообщение #7


Участник
*

Группа: Участник
Сообщений: 33
Регистрация: 24-03-17
Пользователь №: 96 039



Спасибо. Более или менее разобрался со способами организации.
А может кто-нибудь подсказать как просимулировать обмен информацией по uartu через axi4 интерфейс, если нет под рукой непосредственно самого Борда.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 19th September 2018 - 09:58
Рейтинг@Mail.ru


Страница сгенерированна за 0.01011 секунд с 7
ELECTRONIX ©2004-2016