Перейти к содержанию
    

full41

Свой
  • Постов

    329
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о full41

  • Звание
    Местный
    Местный

Контакты

  • Сайт
    Array
  • ICQ
    Array

Посетители профиля

4 529 просмотров профиля
  1. Добрый день, Коллеги. Очень ищу документацию на микросхему 88X3310-A1-BUS4C000. Может кто может помочь?
  2. Как я понял использовать можно только как PCIe По документации поддерживаются стандарты: - 2.5-V LVTTL/LVCMOS - LVDS По поводу частот не скажу.
  3. То то у них сейчас проблемы с поставками отрицать не буду. Но скажите у кого их сейчас нет. почти каждое предпримем увеличило срок поставок. Даже конденсаторы поставляю от года. Что же теперь не исследовать возможности российских микросхем. Это уже коммерческая тайна
  4. Нет, я из настоящего. еще до нового года получил данные микросхемы для опробования. Сейчас как раз занимаюсь изготовлением отладки и оценкой производительности.
  5. "А можете хоть какую-то инфу озвучить по 5591ТС018? Логика, интерфейсы, встроенные блоки..." Добрый день. Потихоньку их осваиваю. Характеристики: - технология изготовления 0,065ннм - Количество эквивалентных логических ячеек - 73920 - Объем памяти Кбит 4158 - Умножителей 18Х18 - 198 - PCIe Gen1 x1 или X2 или Х4 - Питание ядра 1,2В. Периферия 2,5В Питание банка 2,5В, но проверяли на толерантность к 3,3В, работает(со слов разработчиков). Но это пока не подтверждено документами. Корпус BGA576 выводом
  6. Наша техника делается долго, из-за этого работаешь на перспективу. Когда начинали создавать не было в ЭКБ, пока делали появилась.
  7. Сегодня посмотрел документацию на 094 предоставленную производителем. Там указано 4 стандарта ввода/вывода поддерживаемого данным кристаллом. Один из них LVDS. Так что странно что ВЗПП-С говорит об обратном.
  8. 5578ТС084 по корпусу самая маленькая. Но она еще и работает от 2,5В (не толерантна к 3,3В) Есть еще Белоруские ПЛИС фирмы интеграл, но я их не пробовал.
  9. В документации нечего не сказано про вносимый ддиттер. Это мня смущает. Спасибо, я читал данный документ. Но для оптимизации схемы хотелось использовать питание которое есть в устройстве. А на плате подходящее это только 1.35В. Но меня как то все смущало, как производитель отладочной платы соединил Cmos 1.8 и sstl1.5 просто их соединив без каких либо преобразований
  10. Клок хотелось подавать sstl 1.35В. Насчёт того что поддерживается режимы это да. Но в схеме они подают питание на выходной каскад 1.8В, а ПЛИС записана от 1.35В. Но вот микросхемы которые могут сформировать выход по стандарту sstl1.35, я не нашел. Есть микросхемы с sstl1.5
  11. Добрый день, Коллеги. Тут начал рисовать схему FPGA Cyclony V и DDR3L с питанием от источника 1.35В. В процессе задумался как подавать клок в банк запитанный от 1.35В. Смотрел различные буферы и генераторы, но они все работают от 1.5В. Решил посмотреть схему отладочной платы производителя, а там они на банк запитанный 1.5В подают через синтезатор SI5338Q запитанный от 1.8В сигнал. Начал смотреть стандарт, по уровням они не совпадают. Тут и возник вопрос почему производитель отладочной платы так сделал? Может можно так делать? Или может есть схемы согласования 1.35В с 1.5В или с 1.8В. Заранее спасибо за помощь.
  12. Спасибо. Тоже нашел описание что можно перекидывать по парно A-B и C-D. Мне в принципе нужно всего 100 Мбит. Но на перспективу хочется больше. А разводка упрощается.
×
×
  • Создать...