LAS9891 0 10 мая, 2017 Опубликовано 10 мая, 2017 · Жалоба Имеется проект на NiosII c SDRAM. В SDRAM организован кадровый буфер. Поставлена задача считать данные с АЦП, записать данные в SDRAM и затем отобразить их на мониторе. Возник вопрос каким образом тактировать АЦП и считывать данные с него? Просто через PIO? Какой способ эффективнее для решения такой задачи? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Golikov 0 10 мая, 2017 Опубликовано 10 мая, 2017 · Жалоба если у вас есть ниос, то у вас и остальная FPGA имеется. Естественно сделать автономный блок сбора данных с АЦП обычно предпочтительнее чем процом его дергать. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
LAS9891 0 10 мая, 2017 Опубликовано 10 мая, 2017 · Жалоба Естественно сделать автономный блок сбора данных с АЦП обычно предпочтительнее чем процом его дергать. А как данные с автономного блока попадут в Nios и далее в SDRAM? Через чтение PIO? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Realking 0 10 мая, 2017 Опубликовано 10 мая, 2017 · Жалоба А как данные с автономного блока попадут в Nios и далее в SDRAM? Через чтение PIO? Avalon Master пишите в SDRAM (типа DMA), выставляете прерывание по окончании записи, а в Nios считываете данные из SDRAM Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
LAS9891 0 10 мая, 2017 Опубликовано 10 мая, 2017 · Жалоба Avalon Master пишите в SDRAM (типа DMA), выставляете прерывание по окончании записи, а в Nios считываете данные из SDRAM Неподскажите пример подобной реализации? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Realking 0 10 мая, 2017 Опубликовано 10 мая, 2017 · Жалоба Неподскажите пример подобной реализации? думаю разберетесь только в mm_bridge s0 - надо export m0 - на s1 sdram контроллера adc2sdram.rar Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Golikov 0 10 мая, 2017 Опубликовано 10 мая, 2017 · Жалоба если не надо буфера данных собирать можно и без ДМА просто ниосом читать. Из ниоса выходит системная шина, ее надо поддержать в автономном блоке. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Realking 0 10 мая, 2017 Опубликовано 10 мая, 2017 · Жалоба если не надо буфера данных собирать можно и без ДМА просто ниосом читать. Из ниоса выходит системная шина, ее надо поддержать в автономном блоке. если АЦП медленный))) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Golikov 0 10 мая, 2017 Опубликовано 10 мая, 2017 · Жалоба если автономный блок проводит первичную обработку, фильтрацию и децимацию данных то иногда и для быстрых АЦП ДМА не понадобится. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
LAS9891 0 10 мая, 2017 Опубликовано 10 мая, 2017 · Жалоба пишите в SDRAM (типа DMA), выставляете прерывание по окончании записи Т.е. запись в SDRAM и прерывание нужно производить без участия NIOS? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Realking 0 10 мая, 2017 Опубликовано 10 мая, 2017 · Жалоба Т.е. запись в SDRAM и прерывание нужно производить без участия NIOS? да, на "железном" уровне не нужно, а можно))) это как захочется только не забудь прерывание снимать из NIOS (они там уровневые) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
LAS9891 0 10 мая, 2017 Опубликовано 10 мая, 2017 · Жалоба да, на "железном" уровне Тогда выходит нужно будет ещё и контроллер SDRAM написать в железе Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Realking 0 10 мая, 2017 Опубликовано 10 мая, 2017 · Жалоба Тогда выходит нужно будет ещё и контроллер SDRAM написать в железе нет не надо я же прикладыва qsys там все есть общение из FPGA с SDRAM через mm_bridge (Avalon-MM Pipeline Bridge) а шина авалон - простейшая Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
LAS9891 0 10 мая, 2017 Опубликовано 10 мая, 2017 · Жалоба нет не надо я же прикладыва qsys там все есть общение из FPGA с SDRAM через mm_bridge (Avalon-MM Pipeline Bridge) а шина авалон - простейшая А теперь все сразу и заново. Есть АЦП, с которого данные считываются автономным блоком, далее автономный блок передает данные в Nios через Avalon Master. Nios через какой-то mm_bridge записывает данные в SDRAM, а потом опять Nios читает данные из SDRAM. Так? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Realking 0 10 мая, 2017 Опубликовано 10 мая, 2017 · Жалоба А теперь все сразу и заново. Есть АЦП, с которого данные считываются автономным блоком, далее автономный блок передает данные в Nios через Avalon Master. Nios через какой-то mm_bridge записывает данные в SDRAM, а потом опять Nios читает данные из SDRAM. Так? да, но только автономный блок передает данные не в ниос, а сразу в память через авалон бридж Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться