3.14 0 12 сентября, 2004 Опубликовано 12 сентября, 2004 · Жалоба Для тех кто не в курсе, поясню. Этот констрейн контролирует максимальное время разброса между тактовыми входами регистров. Если все тактовые сидят на глобальных буфферах, то о нем можно и не думать. Но такая красота не всегда бывает. Представьте, у вас сдвиговый регистр, внекоторых звеньях которго присутствует комбинаторная логика. После размещения и разводки в отчете фигурирует лишь максимальный путь от регистра к регистру (если ограничите). А для корректного указания MAXSKEW необходим минимальный путь. Как решаете для себя эту задачу? Я на шару указываю от 1 до 2нс. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ilya79 0 15 сентября, 2004 Опубликовано 15 сентября, 2004 · Жалоба Вроде maxskew как раз и рассчитывает разброс задержик, и если требования не выполняються то выдает warning. Если хочется посмотреть какой разброс при выпоненном ограничении, то можно открыть FPGA Editor выделить интересующую цепь и нажать F2( не очень удобно но оценить разброс можно). Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
3.14 0 15 сентября, 2004 Опубликовано 15 сентября, 2004 · Жалоба Поглядите внимательней на отчет par-а. Там приводится таблица со всеми клоками используемыми в Вашем проекте и рассчитанными MAXDELAY и MAXSKEW для каждого клока (зачем лазить в FPGA editor). Есть еще констрейн (прописывается в ucf файле) MAXSKEW который как раз и ограничивает этот параметр для цепей. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
