@jenya7
Если хотите двигаться дальше, заниматься FPGA разработкой не только "для себя", то:
1) Оставьте только эти объявления:
LIBRARY ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
Сначала будет сложно, но вы переделаете свой код и настроитесь на верный курс.
2) Конкретно по этому проекту - использовать SCK именно как clock - это неверный подход. Тактовая частота в вашем SPI модуле должна быть одна. Хотя, оговорюсь я не знаю какая эта частота, сколько там MHz..
3) Вообще пока не используйте больше одной частоты в проекте. CLK и всё! Попробуйте обходиться одной частотой. И всегда проверяйте, что она трассируется на глобальной цепи. Те случаи у вас, когда "то работает, то не работает" (тема "Не всегда срабатывает условие") - это вообще похоже на не-глобальный Clock.
Таких штук вообще быть не должно:
if (clk3 = '1') then
Удачи! (хотя и не уверен, что примите советы)
