Figaro

Спасибо за советы :)

это если ничего не переделывать, то я этот файл даже в другое место копирую. Но если изменить чего нить то пейдется и все файл обнулен

если я в File name изменю расширение на tcl, то вот что он мне выводит: Warning: The specified filename "d:/.../Active-HDL6.3/ed_hdb3_52_6pr/super_ed.tcl" does not have a .QSF extension. You will not be able to import this file. А если в Export assignments hierarhy path менять, то меняется название, но не расширение. А если тупо у сгенеренного файла поменять расширение с qsf на tcl и подставить в опции в активе, то квартус выдает: Info: Assignment "TCL_SCRIPT_FILE" is no longer supported -- removing assignment from Quartus II Settings File

Зашел я сюда Assignments->Export Assignments. куда писать? Там нет расширения tcl Простите, может я уже устал :smile3046: ?

А это в квартусе Assignments -> Export Assignments? Но он не сохраняет в tcl. Или я опять не туда сунулся? Это я знаю просто когда много понаделаешь экспериментов, то в квартусе много хлама скапливается, вот и хочется оставить необходимые, а проект как бы "с чистого листа" перенести в квартус!

Я делал так: 1. Через актив вызвал квартус(кнопочкой synthesis & implementation) Я работаю в режиме GUI, т.к. в режиме Bath квартус ничего не делает 2. Задал параметры в Pin, Device, timing settings. 3. Прокомпилировал 4. Закрыл квартус 5. В активе нажал options( около synthesis & implementation) -> Generate Impl. Script сохранил файл ppp.tcl 6. подключил его в design flow -> options( около synthesis & implementation) -> вкладка Files -> add Files 7. нажал synthesis & implementation, поидее должно было все сохраниться, но все опять чистое. Или я что-то напутал или попутал?

Вот вопрос как задать пины и клоки в активе подключать в design flow -> options( около synthesis & implementation) -> вкладка Files -> add Files , тут ???

спасибо, буду пробовать!

Работаю в ActiveHDL. Как можно написать ограничения в активе для квартуса, что бы в квартусе постоянно все заново не писать(клоки, пины.....)

Кодер/декодер 8b/10b где-то в нэте есть. Вот по синхронизации так ничего и не нашел. Но если есть у кого инфа по синхронизации, то было бы просто замечательно, а если еще и мне чего скинули, то я сказал бы ОГРОМНОЕ СПАСИИИИИИИИБО! А если серьёзно, то тоже интересует данный вопрос по синхронизации 8b/10b. Забил на 8b/10b и перешел на HDB3. К тому же по сравнению с 8b/10b(скорость была около 10 МГц, а после 8b/10b уже около 12 МГц :( ) у HDB3 скорость потока не меняется, хоть и трех уровневый сигнал стал, что тоже не очень хорошо.

пардон Вот это я незнаю.

почитайте http://electronix.ru/forum/index.php?showtopic=8884 где-то в нэте есть пример на vhdl(даже с рисунками), но если лень искать, то могу скинуть.

АУ А где все? Может я че-то не так написал?

Еще вопрос: В книге сказано что самый устойчивый от длительных замираний и импульсных ошибок это: Двух контурная схема выделения синхросигнала из линии - второй вариант Есть ли у кого примеры реализации (оччень буду признателен)??? И еще два: при DPLL происходят быстрые скачки фазы. Как на это отреагирует внутренний PLL кристала (Cyclone). И еще получается что импульсная помеха будет расчитываться как изменение сигнала, т.е. у clk-а крыша поедет (или я не прав) ?

ASN Спасибо за книгу!!!!!!!!!!!!! Сейчас же прочитаю!!!