Перейти к содержанию
    

Tue

Свой
  • Постов

    175
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Tue

  • Звание
    Частый гость
    Частый гость

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Посетители профиля

2 404 просмотра профиля
  1. Подскажите, а вы делали так на ПЛИС Spartan-6 с одним Tile (или GTP_DUAL) блоком или с несколькими ? Есть Spartan-6 XC6SLXT25T-2FGG484 с двумя GTP-трансиверами в одном Tile. Пытаюсь понять можно ли поднять на нем одновременно PCIe x1 + Eth1G. Пока думаю что нельзя, может я ошибаюсь. Поэтому смотрю Artix-7. Выше коллеги пишут: Спасибо, буду изучать.
  2. Если использовать ПЛИС с несколькими GTP Quad, то да, думаю не должно быть препятствий. А интересует как раз ПЛИС с одним GTP Quad и одновременная реализация разных протоколов Да, в самом первом сообщение забыл написать, что PCIe хотелось бы использовать идущую в комплекте Hard IP, а не писать самому.
  3. Подскажите, можно ли в 7ом семействе XILINX (Artix7, Kintex7) на одной микросхеме (например XC7A15T FGG484) одновременно реализовать PCIe x1 и Ethernet 1G ? У этой микросхемы 4 GTP трансивера. Позволяет ли использовать один из них для одного протокола (PCIe), а другой для другого (Eth) ? В свое время у ALTERA (Intel) на Cyclone 4GX этого нельзя было делать, может быть и на 5ом (неуверен)
  4. Это происходит само собой. При запуске гостевой ОС этот кабель автоматически туда не пробрасывается (VMware). Я это делаю вручную.
  5. Не понимаю фразу "драйвера должны прогрузить в кабель прошивку". Что это значит и как это сделать?
  6. Удалось решить проблему следующим образом. Для IMPACT в Cable Setup сделал "remote", при этом на Хостовой ОС запустил cse_server. Таким образом получилось в гостевой ОС запустить прошивание и ChipScope. USB так и не поборол.
  7. Для VirtualBox ставил Extension_Pack, для VMware ставил VMware Tools. Кабель в виртуальной ОС в диспетчере устройств виден, но IMPACT его не находит. Может Win7 x32 надо ? Или какой-то VirtualBox/VMware постарее поставить ?
  8. Пробовал VirtualBox 7.0.6 - USB-кабель пробрасывается в виртуальную машину, но IMPACT не находит. После этого пробовал VMware-workstation-full-17.0.0-20800274 - USB-кабель пробрасывается в виртуальную машину, но IMPACT не находит. Система в виртуальной машине Win7 x64. У кого-нибудь получалось сидя в виртуальной машину прошивать из нее ?
  9. Глянул Ваш top.v. В принципе подключено нормально, но как-то мало выводов в XCVR_NativePHY. Вы это пробуете в железе или в моделировании ? Если в железе, то что-то подаете на прием или в loopback ? Можете сюда выложить ip-файлы для ATX_PLL, Reset_controlller и XCVR_NativePHY. Я свой reset_controller не придумывал, Альтеровский работает вполне нормально. Прикладываю свою обертку для трансивера. Здесь только ATX_PLL вынесена из этого модуля, она выше по иерархии. XCVR_eth_10g_base_r_wrap.v
  10. rx_cdr_refclk переделали на вкладке "RX PMA" ? Почему на 322.265625 ? Что мешает подавать ту же 156.25 что и для ATX PLL ? Reset_controller использовали альтеровский или самописный ? Как подключали ?
  11. Здравствуйте. Скажите, правильно ли я понимаю, что в Cyclone 10 GX убрали поддержку Multi-function PCI ? Ее ввели в Cyclone 5 GX (если я не путаю), а вот в Cyclone 10 GX опять убрали. Как теперь разрабатывать многофункциональность ? Вроде есть какой-то режим "Configuration bypass", но это все-таки не то же самое.
  12. Вот ссылка на описание этого интерфейса в документе: https://www.intel.com/content/altera-www/gl...ik1410564885345 hip_reconfig_rst_n reset signal и npor reset signal это два разных сигнала. Вот они пишут "Release the npor reset signal". Простите, а когда сделать его assert ? Документация составлена странно. Да, после рестарта компьютера действительно происходит сброс на PCIe разъеме. Но после перезагрузки компьютера через hip_reconfig интерфейс я считываю обновленное значение RevisionID. Оно не стерлось. Однако через конфигурационные чтения выдает старое, как-будто вообще ничего не изменял.
  13. Пробовал ctrl-alt-delete после прописывания, пробовал без него - результата нет. Со стороны PCIe значение не видно, хотя если читать через hip_reconfig интерфейс оно там есть. Бред. Сразу прописываешь и заниматься не надо - это всех семействах ПЛИС Altera/Intel с Hard PCIe. Мне же нужно некоторые поля, которые изначально read-only изменять в зависимости от управляющих сигналов.
  14. Здравствуйте. Использую PCIe Hard IP на Cyclone 5 GX. Понадобилось изменить read-only значения в конфигурационном пространстве корки. Документация говорит следующее: "The Cyclone V Hard IP for PCI Express reconfiguration block allows you to dynamically change the value of configuration registers that are read-only ... You must enable this optional functionality by turning on Enable Hard IP Reconfiguration in the parameter editor". Активировал его, появились сигналы вида hip_reconfig... + ser_shift_load + interface_sel. Даже приведена времянка как подавать сигналы, чтобы все было ок. Делаю все в точности как на времянке. Значения читаются-пишутся. То есть я записал, потом прочитал и вижу что читается то, что записывал. Довольно странно, что в документации нет таблицы с адресами регистров, к которым получаешь доступ выставляя адрес на hip_reconfig_address[9:0]. Опытным путем установил что адрес 0x8 это VendorID, 0x9 это DeviceID, 0xA это RevisionID. Мне вот нужен RevisionID. Пишу по этому адресу нужное мне значение, проверяю что записалось. Перезагружаю комп, читаю конфигурацию со стороны PCIe - а значение не изменилось. В связи с этим вопрос. Кто-нибудь делал такое ? У Вас получилось ? Что я сделал не так ? Делал подобное на Cyclone 4GX и все получилось. Там немного по-другому, хотя похоже. И даже в документации есть табличка с адресами регистров. Там еще есть адрес 0, по которому надо записать 0, чтобы разрешить эту Dynamic Reconfiguration
×
×
  • Создать...