Перейти к содержанию
    

LPDDR2 - Cyclone 5 SoC, как правильно подключать Vref, VTT, OCT

Добрый день,

 

на днях отдал в печать первую свою плату с LPDDR2 ( https://www.arrow.com/en/products/edb8132b4...cron-technology ) и Cyclone 5 SoC. Память - одна планка с 32 битной шиной.

 

Запутался в документации, обчитался и в Альтере, и Jedecах и в Микронах, вроде не могу найти опровержения, что я не прав, но и ни одного вменяемого дизайна не нашел, где бы было бы написано как правильно...

 

Теперь гложат сомнения, правильно ли я сделал, а именно:

 

1. не поставил ни одного терминирующего резистора на CA и DQ, вроде не надо если одна планка?

2. половину напряжения из 1.2В получал из TPS51200, но так как резисторы не нужны были, то VTT никуда не подключен, а VREF=0.6В из TPS51200 подключил на VREFCA, VRefDQ и все Vref6A,B,C в процессоре, через ферритовые бусины ессно,

3. DDR-ODT_0 и DDR-ODT_1 на процессорной части никуда не подключил (и DDR_RESET тоже) - то есть в воздухе висят,

4. из резисторов на плате имеются только ZQ0 и ZQ1 на памяти и RREF_TL на плиске.

 

Скажите, пожалуйста, правильно ли / можно ли так? И если что-то не правильно или не разумно, пожалуйста, скажите, как надо!

 

Спасибо!

 

ИИВ

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

DDR-ODT_0, DDR_RESET при одном чипе должны быть подключены, проверьте. И какой конкретно чип то ?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Спасибо большое за ответ!!!

 

DDR-ODT_0, DDR_RESET при одном чипе должны быть подключены, проверьте.

Скажите, пожалуйста, а куда в памяти их подключать, если у планки памяти таких ног-то нет? Пины эти выведены, если их как-то подключить можно (только куда???), возможно проброшу... если нет, то еще можно с небольшим убытком перезаказать...

 

И какой конкретно чип то ?

Память одной планкой 8ГБит, ее даташит http://static6.arrow.com/aropdfconversion/...elpddr2.pdf.pdf

 

Процессор, то есть плиска с процессором Cyclone 5 SoC, планировал проверять разводку и базовую функциональность на 5CSEBA2U19C8SN, а работать на 5CSEBA5U19C8N их пинауты одинаковы и доступны по ссылке https://www.google.de/url?sa=t&rct=j&am...ba2.xls&usg

 

Спасибо!!!

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

1. не поставил ни одного терминирующего резистора на CA и DQ, вроде не надо если одна планка?

Не надо.

 

2. половину напряжения из 1.2В получал из TPS51200, но так как резисторы не нужны были, то VTT никуда не подключен, а VREF=0.6В из TPS51200

подключил на VREFCA, VRefDQ и все Vref6A,B,C в процессоре, через ферритовые бусины ессно,

Зачем ставить источник VTT в дизайн, где VTT не используется? REF'ы можно и резисторными делителями сформировать.

 

3. DDR-ODT_0 и DDR-ODT_1 на процессорной части никуда не подключил (и DDR_RESET тоже) - то есть в воздухе висят,

Пусть висят.

 

4. из резисторов на плате имеются только ZQ0 и ZQ1 на памяти и RREF_TL на плиске.

В инструкции еще упоминается pull-down на CKE.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Огромное спасибо, aaarrr!!!

 

Зачем ставить источник VTT в дизайн, где VTT не используется? REF'ы можно и резисторными делителями сформировать.

да тормоз потому-что, срисовывал дизайн у терасика с DE10-SoC борды, там tps512 использовалась, а так как не был уверен, что делителем хватит, сделал именно так... В следующей разводке поставлю делитель.

 

В инструкции еще упоминается pull-down на CKE.

ой... вот ведь видел когда инструкцию на планку памяти читал, но забыл... Огромное спасибо!!! Кстати, похоже навесным смогу зарихтовать, если без них не запустится, так как у меня переходное на эти ноги рядом с земельным полигоном стоит и резистор туда на раз ставится.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Процессор, то есть плиска с процессором Cyclone 5 SoC

Никогда не понимал людей, которые берут плису со встроенным процом. Вы же понимаете, что проц Вам достается третьесортный и по стократной цене, по сравнению с отдельно рядом стоящим ?

 

Разве что габарит ?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Никогда не понимал людей, которые берут плису со встроенным процом. Вы же понимаете, что проц Вам достается третьесортный и по стократной цене, по сравнению с отдельно рядом стоящим ?

 

Разве что габарит ?

Действительно не понимаете. Кроме габарита есть ещё другой аспект - взаимодействие процессорной части и ПЛИС. Там внутри несколько AXI шин, только непосредственно между HPS и FPGA две 64-разрядные (по одной в каждую сторону) и одна 32-разрядная (AXI-Lite) - это в CycloneV SoC. у Zynq7000 чуть иначе, но примерно то же самое. Всё это может работать в том числе и в в связке с DMA. Все интерфейсы синхронизируются по внутренним клокам. Посчитайте потоки. Там между процессорной частью и ПЛИС более 3000 физических сигналов. Какой внешний процессор с ПЛИС может конкурировать с интегральным исполнением по скорости, габаритам и энергопотреблению?

 

Что касается третьесортного процессора по стократной цене - откуда взято? Процессор вполне себе - Cortex-A9, два ядра, 512к кэша. А цена там не процессором определяется, а ёмкостью ПЛИС в первую очередь, это хорошо видно по зависимости цены от оной ёмкости.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Действительно не понимаете. Кроме габарита есть ещё другой аспект - взаимодействие процессорной части и ПЛИС. Там внутри несколько AXI шин, только непосредственно между HPS и FPGA две 64-разрядные (по одной в каждую сторону) и одна 32-разрядная (AXI-Lite) - это в CycloneV SoC. у Zynq7000 чуть иначе, но примерно то же самое. Всё это может работать в том числе и в в связке с DMA. Все интерфейсы синхронизируются по внутренним клокам. Посчитайте потоки. Там между процессорной частью и ПЛИС более 3000 физических сигналов. Какой внешний процессор с ПЛИС может конкурировать с интегральным исполнением по скорости, габаритам и энергопотреблению?

 

Что касается третьесортного процессора по стократной цене - откуда взято? Процессор вполне себе - Cortex-A9, два ядра, 512к кэша. А цена там не процессором определяется, а ёмкостью ПЛИС в первую очередь, это хорошо видно по зависимости цены от оной ёмкости.

А зачем если не секрет Вам такое количество соединений ?

Процессор то мертвый, он в ЦОСе в realtime дай боже чтобы сто мегабит прокачал... Да и вообще в чем угодно.

Жесткая синхронизация ко времени процу, что под lin живет рядом с ПЛИС тоже ни к чему - все жесткое время должна ПЛИС отработать и буферизовать...

 

А если Вы свитч имеете в виду, то

1. Это по деревенски можно (и нужно) делать просто на ПЛИС

2. А если не по деревенски, то доставать Broadcom/etc...который дешевле в 100 раз и мощнее во столько же

 

Ну он конечно почти супер. Но Allwinner что немного лучше 6$ стоит. Ну и без китайцев даже, iMx6 сколько ? 20$ ? 30$ ?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

dxp все верно пишет, вы действительно не понимаете. Вероятно далеки от подобных проектов, полько читали. ПЛИС еще как и к чему, там есть свои инжины, их производительность по задачам выше, чем то что могут дать те Cortex-A9 рядом стоящие. Выигрыш бесспорный по потреблению, призводительности. Нужно понимать что цинки для своих тяжелых проектов, не для тех что бы светодиодиком мограть.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

.. вы действительно не понимаете. Вероятно далеки от подобных проектов, только читали.

Если не секрет, вы сами то использовали "цинки для своих тяжелых проектов"? И если да, то какой у вас получился трафик по шине AXI между HPS и FPGA?

 

Теория не интересует. Интересуют реальные цифры. Теорию я и сам могу посчитать. ;)

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

А зачем если не секрет Вам такое количество соединений ?

Процессор то мертвый, он в ЦОСе в realtime дай боже чтобы сто мегабит прокачал... Да и вообще в чем угодно.

С чего взяли, что мёртвый? Вы освоили NEON3 и сравнили с другими DSP?

 

Кроме того, тяжёлые вычисления как раз выполняются ПЛИС, а процессор загружает туда задания и собирает "урожай", в этом контексте вполне себе нормальный поток может потребоваться и интерфейсы это обеспечивают. На плате собрать подобную систему выйдет (если выйдет) энкратно дороже.

 

Жесткая синхронизация ко времени процу, что под lin живет рядом с ПЛИС тоже ни к чему - все жесткое время должна ПЛИС отработать и буферизовать...

Процессорная система (HPS Altera, PS Xilinx) != процессор. Процессорная система сама по себе вполне SoC, в ней кроме проца куча разной (тяжёлой и лёгкой) периферии, которая может свои потоки первично отправлять в ПЛИСовую часть, а процессор после забирать результаты обработки. Например, поток с гигабитного изернета идёт на ПЛИС, где реализованы ARP, IP, UDP и обработка данных пакетов, а потом процу уже отдаётся результат. Потоки управляются DMA и сопровождаются системой прерываний.

 

В общем, идея в том, чтобы разгрузить процессор от рутины - организовать в ПЛИС набор необходимых кастомных "сопроцессоров". Т.е. создаётся гетерогенная система, гибко адаптируемая под целевую задачу.

 

 

Ну он конечно почти супер. Но Allwinner что немного лучше 6$ стоит. Ну и без китайцев даже, iMx6 сколько ? 20$ ? 30$ ?

Вы забыли ПЛИС добавить. Добавьте и сравните?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Вы забыли ПЛИС добавить. Добавьте и сравните?

Самый дешевый Zynq на 192k LE стоит 780$, при том, что Cyclone 10 на 220k LE стоит 282$.

 

PS. XCZU4CG это, конечно, не Cortex-A9, но Zynq'ов с Cortex-A9 на 200к LE я почему-то не нашел.. ;)

 

PPS. Нашел XC7Z035 на 275к LE по цене 953$.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

С чего взяли, что мёртвый? Вы освоили NEON3 и сравнили с другими DSP?

Прекрасная идея, раньше мне самому покоя не давала. Но программисты почему-то любят cuda toolkit гораздо больше, чем opencl.

 

Кроме того, тяжёлые вычисления как раз выполняются ПЛИС, а процессор загружает туда задания и собирает "урожай", в этом контексте вполне себе нормальный поток может потребоваться и интерфейсы это обеспечивают. На плате собрать подобную систему выйдет (если выйдет) энкратно дороже.

интерфейсы это ФИЗИЧЕСКИ обеспечивают. Но проца этого имхо для любых серьезных задач очень мало. Насчет энткратно сумлеваюсь.

 

Процессорная система (HPS Altera, PS Xilinx) != процессор. Процессорная система сама по себе вполне SoC, в ней кроме проца куча разной (тяжёлой и лёгкой) периферии, которая может свои потоки первично отправлять в ПЛИСовую часть, а процессор после забирать результаты обработки. Например, поток с гигабитного изернета идёт на ПЛИС, где реализованы ARP, IP, UDP и обработка данных пакетов, а потом процу уже отдаётся результат. Потоки управляются DMA и сопровождаются системой прерываний.

А что для arp stm32 за 5$ недостаточно ?

А по udp какую предельную скорость Вам удавалось получить ?

У меня вот программисты corei3 3.4 ГГц на udp смогли догнать до 700 МБит, если не ошибаюсь, а дальше сдулись.

Ну про IP я вообще молчу.

Насколько этот ARM слабее ?

 

В общем, идея в том, чтобы разгрузить процессор от рутины - организовать в ПЛИС набор необходимых кастомных "сопроцессоров". Т.е. создаётся гетерогенная система, гибко адаптируемая под целевую задачу.
Не понимаю, почему тоже самое нельзя сделать с отдельными корпусами и на 2 интерфейсах всего: на Eth и spi. Для этого проца это верх возможностей.

Один я вижу аргумент: габарит.

 

Вы забыли ПЛИС добавить. Добавьте и сравните?

Я не забыл, у меня они во всех платах стоят. Разные, в зависимости от задач: от средней сложности до 10 долларовых.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Самый дешевый Zynq на 192k LE стоит 780$, при том, что Cyclone 10 на 220k LE стоит 282$.

 

PS. XCZU4CG это, конечно, не Cortex-A9, но Zynq'ов с Cortex-A9 на 200к LE я почему-то не нашел.. ;)

 

PPS. Нашел XC7Z035 на 275к LE по цене 953$.

А почему нужно именно на 200к? И потом вы сравниваете не очень сравниваемые вещи - LE в десятом циклоне совсем != LE в седьмой серии зайлинкса. Полагаю, что вендор проектирует свои СнК, стараясь сделать сбалансированную связку, и ставить здоровенную ПЛИС с не самым мощным процессором не будет. А так можно далеко зайти - взять Stratix10 + AVR и сказать: "Ну, и где аналогичная СнК?" :rolleyes:

 

А что для arp stm32 за 5$ недостаточно ?

Для ARP достаточно, для UDP на гигабите недостаточно.

 

А по udp какую предельную скорость Вам удавалось получить ?

957 Mb/s чистого трафика по UDP.

 

У меня вот программисты corei3 3.4 ГГц на udp смогли догнать до 700 МБит, если не ошибаюсь, а дальше сдулись.

Вот прямо сейчас мой старенький AMD Phenom II 3 ГГц, образца 2010 года качает несжатый поток с камеры, 452 Mb/s, несложная обработка (построение гистрограмм кадров, вычисление основных параметров видео и автоматическая регулировка, в т.ч. путём управления временем накопления ПЗС матрицы и PGA CCD процессора - по обратному каналу) загрузка CPU 15-17%. В реальном приборе у нас два канала, второй канал даёт поток поскромнее (тепловизор 640х480) - порядка 122 Mb/s, т.е. суммарный поток 575 Mb/s. Все потоки указаны "чистыми", т.е. это пользовательский трафик, без накладных сетевого стека.

 

На тестовых потоках без проблем льётся по 957 Mb/s в каждую сторону (loop).

 

 

Ну про IP я вообще молчу.

Не понял. Вообще-то, UDP живёт поверх IP. Может быть вы с TCP спутали?

 

Насколько этот ARM слабее ?

Полагаю, что Cortex-A9 на 800 МГц будет послабее даже старого 4-ядерного AMD на 3000 МГц. Но у него есть ПЛИС. На камере цепочка MAC-IP-UDP-... выполнена как раз на ПЛИС, процессор не загружен срочными металовками в реальном времени.

 

Не понимаю, почему тоже самое нельзя сделать с отдельными корпусами и на 2 интерфейсах всего: на Eth и spi.

Почему нельзя? Можно. В текущей камере у нас именно так и сделано: Cyclone IV + Blackfin. Но уже давно испытываем ограничение - скоростной обмен данными между ПЛИС и процессором возможен только через внешнюю SDRAM, а прямая связь через асинхронную шину. Для управления MMR это годится, но для обмена потоками данных - нет. Из-за этого приходится слишком много реализовывать сугубо на ПЛИС, а кое-что было бы удобно перекинуть процу.

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

А почему нужно именно на 200к?

Ну просто потому, что у нас многоканальный SDR практически полностью использует ресурсы XC7A100 и есть ещё внешний процессор.

Была идея раза в два - три увеличить число каналов и перейти на Zynq.

Не сложилось.. :biggrin:

 

И потом вы сравниваете не очень сравниваемые вещи - LE в десятом циклоне совсем != LE в седьмой серии зайлинкса.

Хотите сказать, что если десятый циклон в три раза дешевле, то и LE у него в три раза хуже? :biggrin:

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...