Перейти к содержанию
    

StrangerX

Участник
  • Постов

    19
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о StrangerX

  • Звание
    Участник
    Участник

Посетители профиля

991 просмотр профиля
  • BaN

  1. Вот вам и Альтера. Доки сырые, нет возможности нормально работать с встроенным процессором, даже купив кит. Как-то с Zynq всё получше. На ftp лежит ARM Development Studio 5, там есть patch, но он тоже не помог. Но вопрос остается. Отзовитесь, кто может помочь.
  2. Сайт Alter'ы посылает за 30-дневкой на сайт arm'а. А сайт arm'а на alter'у). Я через eclipse получил 30-дневную ознакомительную, тоже не заработало. Пару раз попробовал ещё... короче допробовался до того, что вообще не генерит больше. А предыдущие удалились. Буду ждать лечение, может кто осилит. Спасибо за ответ.
  3. Установил SoC EDS (ARM DS-5 altera Edition). Не дает даже скомпилить Hello World. Может кто знает, как полечить. Я так понимаю, altera_compiler5 входит в состав ARM DS-5, а не Quartus?
  4. Спасибо большое за развернутый ответ, всё понятно. Для записи/чтения PE_EXT_FIFO использовал 32-битные команды.
  5. И ещё ничего не понял про NEXT_BLOCK. Как я понял, в памяти PCI, что отображена в оперативную создаю структуру 64*8 байтов - это и есть блок дескрипторов. Допустим у меня 8192 байт, выделяется три куска памяти по 4096, 1712, 2384. Я создаю блок дескрипторов: 1. - адрес блока 1, команда JUMP_NEXT_BLOCK, размер(4096), направление передачи 2. - адрес блока 2, команда JUMP_NEXT_BLOCK, размер(1712), направление передачи 3. - адрес блока 3, команда EOT, размер(2384), направление передачи Поясните, чем отличается JUMP_NEXT_DS от JUMP_NEXT_BLOCK и что делать с NEXT_BLOCK, какой писать адрес и как считать CRC. Спасибо заранее.
  6. Доброго времени суток. Пытаюсь запустить ваше ядро pcie_core64_m1 (m2) на своей плате. Вроде бы разобрался частично, но остались вопросы. Прошу мне помочь. 1. При записи в адреса PE_EXT_FIFO, не содержащие регистров, дальнейшее чтение из правильных регистров невозможно (всегда получаю FFFFF...) это не существенно, вопрос в том, нормальное ли это поведение контроллера. 2. В wiki написано: *Составить цепочку дескрипторов, которая описывает цепочку передаваемых блоков *Записать адрес начального дескриптора в регистр PCI_ADRL *Записать локальный адрес в регистр LOCAL_ADR Модификация 1 - только режим автоинициализации Я пытаюсь набросать драйвер под Win7. Что это для меня значит? Как мне составить дескрипторы? Выделить 64*8 байт область памяти, заполнить её в соответствии с описанием "Дескриптор блока автоинициализации"; в PCI_ADRL записать адрес этого блока; в LOCAL_ADR адрес, относительно которого на LC шине будут запросы DMA на передачу/прием данных. Прошу помощи.
  7. Посмотрел ltssm_state с помощью chipscope - останавливается на значении 2 - polling. Подскажите кто-нибудь, пожалуйста, что это может значить.
  8. Проверил с другой материнкой. Там есть spread spectrum. Tak же не хочет работать. Провел ещё раз моделирование на всякий случай морделируется. Ничего...
  9. Про комбинацию не знаю, делал по даташиту, мог где-нибудь напутать, конечно, но проверял уже много раз. Я потому и написал про линк, что его нет и биос тут уже не причем. spread spectrum настройки в моем биосе нет. А про то, что не видно на схеме, я же не могу все 9 страниц выложить, ни у кого терпения не хватит читать. Клоки: Вместо 125МГц стоит генератор на 100. Странно, что меня никто не спросил, почему на второй схеме 125МГц стоит, а не 100.
  10. Прошивка грузится из XCF16. Сжатие отключено. Если бы было в этом дело, думаю помогла бы программная перезагрузка. Пробовал. Где-то я накосячил... Не может быть дело в том, что клок 100MHz у меня не синхронный?
  11. Спасибо за быстрые ответы. Да, соделировал с той обвязкой, что предоставлена xilinx - работает. Вставляю в порт x16. Bios не видит. Объясните, пожалуйста, почему должен видеть как x1? Почему Вы считаете, что мой вариант использовать буфер DD1 хуже, чем вариант с резистивным делителем в ML605?
  12. Доброго времени суток. Имеется плата собственного изготовления. На борту xc5vfx30t, PCIe x4 На MGT заведен клок от внутреннего генератора 100.000MHz. (FC пока не интересует) Создан endpoint block plus с помощью core-генератора. Скопированы полученные файлы практически без изменений. Структура проекта: --xilinx_pci_exp_ep.v --pci_exp_64b_app.v --PIO.v --PIO_EP.v --PIO_EP_MEM_ACCESS.v --EP_MEM.v --PIO_64_RX_ENGINE.v --PIO_64_TX_ENGINE.v --ep_pcie.v --pcie_ep.v --pcie_top.v --pcie_reset_logic.v --pcie_clocking.v --prod_fixes.v --pcie_mim_wrapper.v --bram_common.v x3 --pcie_gt_wrapper_top.v --pcie_gt_wrapper.v x2 --tx_sync.v --pcie_blk_if.v --pcie_blk_ll.v --pcie_blk_plus_ll_tx.v --pcie_blk_ll_tx_arb.v --pcie_blk_ll_tx.v --pcie_blk_plus_ll_rx.v --tlm_rx_data_snk.v --tlm_rx_data_snk_mal.v --tlm_rx_data_snk_pwr_mgmt.v --tlm_rx_data_snk_bar.v --cmm_decoder.v --pcie_blk_ll_oqbqfifo.v --sync_fifo.v x2 --pcie_blk_ll_arb.v --pcie_blk_ll_credit.v my_SRL16E x17 --pcie_blk_cf.v --pcie_blk_cf_mgmt.v --pcie_blk_cf_err.v --cmm_errman_cor.v x2 --cmm_errman_cnt_en.v x5 --cmm_errman_ftl.v --cmm_errman_cpl.v x2 --cmm_errman_ram4x26.v --cmm_errman_ram8x26.v --pcie_blk_cf_arb.v --pcie_blk_cf_pwr.v --pcie_soft_int.v --cmm_intr.v --extend_clk.v --xilinx_pci_exp_blk_plus_4_lane_ep_xc5vfx30t-ff665-1.ucf Привожу ucf: CONFIG PART = xc5vfx30t-ff665-1; NET "sys_clk_p" LOC = K4; NET "sys_clk_n" LOC = K3; NET "sys_clk_n" DIFF_TERM = "TRUE"; NET "sys_clk_p" DIFF_TERM = "TRUE"; # PCIe Lanes 0, 1 INST "ep/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i" LOC = GTX_DUAL_X0Y3; # PCIe Lanes 2, 3 INST "ep/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[2].GT_i" LOC = GTX_DUAL_X0Y2; INST "ep/pcie_ep0/pcie_blk/pcie_ep" LOC = PCIE_X0Y0; # BlockRAM placement INST "ep/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst" LOC = RAMB36_X4Y4; INST "ep/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst" LOC = RAMB36_X4Y3; INST "ep/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst" LOC = RAMB36_X4Y2; INST "ep/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst" LOC = RAMB36_X4Y1; INST "ep/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst" LOC = RAMB36_X4Y0; NET "sys_clk_c" PERIOD = 10 ns; NET "ep/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_refclk_out[0]" TNM_NET = "MGTCLK"; TIMESPEC TS_MGTCLK = PERIOD "MGTCLK" 100 MHz HIGH 50 %; NET "pci_exp_rxp[0]" LOC = C1; NET "pci_exp_rxp[2]" LOC = J1; NET "prsnt" LOC = G15; Прошиваю, жду, что компьютер проведет энумекрацию, или хотя бы что-то, ничего не происходит. Попробовал warm reset, как xilinx советует, ничего. Полез глубже. trn_reset_n - 0 (RESET_DONE 1) - pll залочена. trn_lnk_up_n - в единице, что с этим делать не знаю. Помогите, пожалуйста, добрые люди. Весь измучился.
  13. Ну вот, спасибо, так и думал. Тему можно закрывать. По моей статистике (всё "попереустанавливал") Правда foundation 4.2 - это какой-то древний ужас) Никто не может предложить ничего более конкретного.
  14. ise 10.1 sp3 не поддерживает, проверял. И 11 sp3 тоже. Спасибо за ответы.
×
×
  • Создать...