[Flip-fl0p 4]

Приветствую уважаемые посетители форума.

Возник вопрос, а можно ли как-нибудь подключить DDR регистры из разных IO буферов к одному входу ?

Примерно так необходимо сделать :

 

[bogaev_roman 0]

Приветствую уважаемые посетители форума.

Возник вопрос, а можно ли как-нибудь подключить DDR регистры из разных IO буферов к одному входу ?

Нет по идее. Сам DDR регистр (точнее там три триггера) находится во входном буфере, на вход D нижнего триггера сигнал поступает напрямую через цепочку задержек от пина (это хорошо видно из чипланнера).

[Flip-fl0p 4]

Нет по идее. Сам DDR регистр (точнее там три триггера) находится во входном буфере, на вход D нижнего триггера сигнал поступает напрямую через цепочку задержек от пина (это хорошо видно из чипланнера).

Просто может есть какой хитрый способ завести входной сигнал через IO буфер в матрицу, а потом из матрицы как-нибудь его вывести в другой входной буфер.

Я смотрел на эту картинку:

Я предполагал что так делать нельзя. Но всё-же решил спросить, вдруг есть какой нибудь хитрый, неочевидный способ.

Очень жаль, что нельзя входной сигнал завести на два разных DDR регистра(задержка сигнала меня не волнует). Одну интересную задумку не смогу реализовать, придётся идти менее красивым путем :smile3046:

Изменено 29 августа, 2017 пользователем Flip-fl0p

[bogaev_roman 0]

Я смотрел на эту картинку:

Это и есть структура io буфера, входная часть отображена внизу схемы - входной сигнал через input_buffer и delay_chain поступает на вход D триггеров PRN, никак дополнительных мультиплексоров на этом пути нет - особенности архитектуры.

Одну интересную задумку не смогу реализовать

Что за задумка, если не секрет, может есть другие стандартные методы решения на обычной логике?

[Flip-fl0p 4]

Я думал, что можно как-нибудь так завести сигнал(сначала завести в матрицу, а уже из матрицы в разные DDR регистры):

А задумка у меня касается моего блока динамической подстройки фазы для приёма LVDS.

Задумка была такая:

-Принимаю данные я 2 приемниками одновременно(пусть один будет назван RX0_ODD, а другой RX0_EVEN).

-Каждый приёмник тактируется независимыми частотами, для возможности их регулировки по-отдельности.

-После запуска системы сначала калибруется приемник RX0_EVEN и он начинает стабильно принимать данные и отдавать их в матрицу для обработки.

-По прошествии некоторого времени начинает калиброваться приёмник RX0_ODD и после того, как он будет откалиброван, данные в матрицу приходят уже с него.

-По прошествии некоторого времени опять начинает калиброваться приёмник RX0_EVEN и после калибровки данные в матрицу приходят с него.

Таким образом периодически перекалибровывая приёмники я добьюсь того, что у меня данные всегда будут правильно приниматься приёмником. И я не буду терять данные во время калибровки. Фактически у меня будет реализована динамическая подстройка фазы без применения спец. блоков DPA, которые отсутствуют в Cyclone V.

Сейчас придётся делать гораздо более сложный автомат калибровки.

Изменено 30 августа, 2017 пользователем Flip-fl0p