реклама на сайте
подробности

 
 
5 страниц V  « < 3 4 5  
Reply to this topicStart new topic
> ПЛИС achronix, нафиг альтеру?
Shivers
сообщение Jun 14 2013, 12:13
Сообщение #61


Знающий
****

Группа: Свой
Сообщений: 591
Регистрация: 11-02-08
Из: Msk
Пользователь №: 34 950



Цитата(yes @ Jun 14 2013, 15:54) *
...
если при проектировании применяли "асинхронный маршрут", то во первых, нафиг это нужно - не понятно, во вторых это усложняет работу и ухудшает результат, и вообще, даже если при проектировании они пользовались олдувайскими кремниевыми скребками, то почему это должно иметь коммерческую привлекательность для потребителя?

Именно при проектировании.

Поищите статью Design of an FPGA Logic Element for Implementing Asynchronous NULL Convention Logic Circuits
Там описана метода проектирвоания ПЛИС по асинхронной методе. Вот цитата оттуда:
"The design in [25] is the basis for Achronix Semiconductor’s ULTRA line of FPGAs, which yield performance in the 1.6–2.2 GHz range, while consuming significantly less power than today’s leading FPGAs. Achronix FPGAs are packaged with software tools to convert synchronous designs to asynchronous logic, such that the end user need not be familiar with asynchronous circuit design."

Ссылка [25] - статья, как делали ахроникс. Очень подробно про пайплайны и прочие примочки самосинхронных схем.
http://ieeexplore.ieee.org/xpl/login.jsp?t...rnumber=1336760

Гдето еще были подробные статьи по архитектуре ахроникса, но искать лениво.

вот еще пруф -на сайте самого ахроникса написано, что он внутри асинхронный.
http://www.achronix.com/technology/picopipe.html
"The picoPIPE architecture leverages established asynchronous design techniques to revolutionize and speed the way data moves through the FPGA fabric. In the absence of a clock, the picoPIPE fabric uses handshake protocols to constantly move data tokens along. This technology is transparent to the designer because it is surrounded by a familiar synchronous interface which creates a familiar design environment for the designer."

В общем, ближе к 20нм клоковые деревья уже слишком много жрать начинают, поэтому и переходят на асинхронный маршрут. Ахроникс - первая ласточка среди fpga
Go to the top of the page
 
+Quote Post
yes
сообщение Jun 14 2013, 13:03
Сообщение #62


Профессионал
*****

Группа: Свой
Сообщений: 1 958
Регистрация: 23-12-04
Пользователь №: 1 640



это про HP, который еще бабушка надвое сказала - будет он в железе или нет

а тут обсуждают HD, которые можно купить - в нем picoPIPE-а нет

-------------

недавно главный синопсис приезжал к нам с концертом sm.gif говорил, что ближайшие 10-15 лет изменения маршрута не планируется

эти самосинхронные схемы появились даже раньше тактовых деревьев, но как-то развития не получили

то есть пока, думаю, от тактовых деревьев не избавиться

-------------

годной документации у меня нет, но возникает предположение, что этот асинхронный конвеер будет в дополнение к тактовым сигналом, и опирается он на роутинг - в железе для этого, по-моему, нужно мало - поменять буфера на элементы Милера/Мюлера, все равно там площадь тратится на выходные транзисторы
весь вопрос - что делать с этим пользователю? возможно будут какие-то готовые IP, но сомневаюсь в эффективности, так как их по входу/выходу нужно будет пересинхронизировать на такт

Go to the top of the page
 
+Quote Post
AVR
сообщение Apr 17 2017, 13:57
Сообщение #63


фанат Linux'а
*****

Группа: Свой
Сообщений: 1 051
Регистрация: 23-10-05
Из: SPB.RU
Пользователь №: 10 008



Цитата(Shivers @ Jun 14 2013, 11:33) *
С ахрониксом все очень сложно ... Это первая и единственная в мире ПЛИС сделанная полностью по асинхронному маршруту. Понятия "Частота" у нее нету вообще, т.к. клоковые деревья и синхронная логика в этой ПЛИС эмулируются, а нижний уровень полностью асинхронен

Где можно простыми словами почерпнуть знания об этой чудодейственной архитектуре ПЛИС?
И как под это проектировать? Там что, куча FIFO между доменами проекта или как? laughing.gif


--------------------
Go to the top of the page
 
+Quote Post
Shivers
сообщение Apr 19 2017, 08:40
Сообщение #64


Знающий
****

Группа: Свой
Сообщений: 591
Регистрация: 11-02-08
Из: Msk
Пользователь №: 34 950



Цитата(AVR @ Apr 17 2017, 16:57) *
Где можно простыми словами почерпнуть знания об этой чудодейственной архитектуре ПЛИС?
И как под это проектировать? Там что, куча FIFO между доменами проекта или как? laughing.gif

Я так понял, по каким то причинам идея не прокатила, и теперь Ахроникс делает обычные ПЛИС. В асинхронном мире про них больше ничего не слышно уже несколько лет.
Go to the top of the page
 
+Quote Post
AVR
сообщение Apr 19 2017, 09:08
Сообщение #65


фанат Linux'а
*****

Группа: Свой
Сообщений: 1 051
Регистрация: 23-10-05
Из: SPB.RU
Пользователь №: 10 008



Цитата(Shivers @ Apr 19 2017, 11:40) *
Я так понял, по каким то причинам идея не прокатила, и теперь Ахроникс делает обычные ПЛИС. В асинхронном мире про них больше ничего не слышно уже несколько лет.

Кстати, в некоторых ПЛИС я вижу тактовые блоки (даже в относительно старых Spartan 6), которые позволяют тактировать логику локально, т.е. не от глобальной клоковой цепи, может это и есть воплощение этой идеи? Или нет?
P.S. Если честно, не понятно как у меня вылез топик 4-х летней давности, может кто-то написал сообщение а сейчас оно удалено?


--------------------
Go to the top of the page
 
+Quote Post
Shivers
сообщение Apr 19 2017, 09:57
Сообщение #66


Знающий
****

Группа: Свой
Сообщений: 591
Регистрация: 11-02-08
Из: Msk
Пользователь №: 34 950



Я думаю что в последних поколениях ПЛИС занялись улучшайзингом клоковых деревьев, и они усложнили схемотехнику ресурсов. Отсюда и "необычность" в схемах тактирования новых ПЛИС. К асинхронной схемотехнике это отношения не имеет, скорее всего.
Go to the top of the page
 
+Quote Post

5 страниц V  « < 3 4 5
Reply to this topicStart new topic
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th September 2017 - 00:18
Рейтинг@Mail.ru


Страница сгенерированна за 0.01394 секунд с 7
ELECTRONIX ©2004-2016