[DeadMoroz 0]

Здравствуйте!

 

Я сгенерил PCIe корку для Kintex 7 (7 Series Integrated Block for PCI Express). Все настройки - по умолчанию (x1 gen.1), кроме целевой платы - KC705 rev. C. С этой коркой, как известно, идет тестовый проект (PIO). Если я запускаю его на плате, которая воткнута непосредственно в слот материнки - то все ОК, если подключаю через OneStopSystems PCIe x4 expansion cable adapter ( http://www.onestopsystems.com/pcie_over_cable_n.php) - линк не устанавливается. Chipscope показывает: pl_initial_link_width=000 (link not trained), pl_ltssm_state=000100 (polling active).

 

Использую ISE 14.7, Coregen 14.7, 7 Series Integrated Block for PCI Express IP core ver. 1.11. Плата - KC705 rev. 1.2.

 

На КС705 имеется прошитый тестовый проект PCIe (не знаю какой), он работает нормально и из слота и через кабель. Также нормально работает пара других прошивок (проекты XTP197 и UG927). На адаптере имеются переключатели (equalization, amplification and de-emphasis). Изменение настроек ничего не дает.

 

Еще пробовал конфигурацию с использованием on-board генератора - результат тотже.

 

[SFx 0]

настройки из рабочих проектов в свой попробуйте выковырнуть, иначе читать вам полные маны про GTX и PCIe.

и второе - попробуйте сделать тоже самое в вивадо.

[DeadMoroz 0]

настройки из рабочих проектов в свой попробуйте выковырнуть, иначе читать вам полные маны про GTX и PCIe.

и второе - попробуйте сделать тоже самое в вивадо.

 

Спасибо, тоже думал попробовать с Вивадо.

 

Получилось найти рабочий вариант - после нескольких итераций с изменениями настроек Lane Width и Gen выяснилось, что кофигурации x4gen1 и x4gen2 работают, х1 х2 - нет.

 

На форуме Xilinx дали итересную ссылочку на документ по отладке PCIe, может кому-то пригодится.

http://www.xilinx.com/support/answers/56616.html