реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Клок для трансиверов
new123
сообщение Jun 22 2018, 08:46
Сообщение #1


Частый гость
**

Группа: Участник
Сообщений: 129
Регистрация: 30-11-17
Пользователь №: 100 438



Коллеги, день добрый.

Если я запитываю ATX PLL трансивера клоком из другого банка (но в этой же правой стороне трансиверов), нужно что нибудь предпринимать еще на физическом уровне? Или хватит только назначения контактов клока и все.

Имею подключенный трансивера для 10G во втором правом банке. А судя по документации борды, 322Mhz для запитки TX заведен на нулевой правый банк (Stratix V).
Пока что плаваю в этом вопросе. Заранее спасибо.

Сообщение отредактировал new123 - Jun 22 2018, 08:47
Go to the top of the page
 
+Quote Post
Inanity
сообщение Jun 22 2018, 09:29
Сообщение #2


Местный
***

Группа: Участник
Сообщений: 221
Регистрация: 6-07-12
Пользователь №: 72 653



На Cyclone V столкнулся с такой заморочкой, что PLL не дотягивалась до клока из другого банка. Пришлось пропустить этот клок через BUFG и всё завелось.
Go to the top of the page
 
+Quote Post
new123
сообщение Jun 22 2018, 09:45
Сообщение #3


Частый гость
**

Группа: Участник
Сообщений: 129
Регистрация: 30-11-17
Пользователь №: 100 438



Цитата(Inanity @ Jun 22 2018, 12:29) *
На Cyclone V столкнулся с такой заморочкой, что PLL не дотягивалась до клока из другого банка. Пришлось пропустить этот клок через BUFG и всё завелось.

спасибо, буду иметь ввиду, если вообще ничего не запустится.
Go to the top of the page
 
+Quote Post
Lmx2315
сообщение Jun 22 2018, 10:14
Сообщение #4


отэц
*****

Группа: Свой
Сообщений: 1 712
Регистрация: 18-09-05
Из: Москва
Пользователь №: 8 684



Уважаемые , а вы не сталкивались с такой проблемой - хочу ref для трансиверов взять с специально выделеных на то ножек REFCLK плис Arria5 .
А квартус мне выдаёт следущее: Error (177035): The input pin DCLK5 assigned to HSSI Pin_U9 has no fanout.
Что ему не нравится?
Сигнал в pin planere подцепил.
CODE

(
..
input wire DCLK5,
..
)
custom_phy_dac
dac1
( .phy_mgmt_clk (clk_100MHZ_glob), // phy_mgmt_clk.clk
.phy_mgmt_clk_reset (dac1_phy_mgmt_clk_reset), // phy_mgmt_clk_reset.reset
.phy_mgmt_address (dac1_phy_mgmt_address), // phy_mgmt.address
.phy_mgmt_read (dac1_phy_mgmt_read), // .read
.phy_mgmt_readdata (dac1_phy_mgmt_readdata), // .readdata
.phy_mgmt_waitrequest (dac1_phy_mgmt_waitrequest), // .waitrequest
.phy_mgmt_write (dac1_phy_mgmt_write), // .write
.phy_mgmt_writedata (dac1_phy_mgmt_writedata), // .writedata
.tx_ready (dac1_tx_ready), // tx_ready.export
.pll_ref_clk (DCLK5), // pll_ref_clk.clk
.tx_serial_data (dac1_tx_serial_data), // tx_serial_data.export
.pll_locked (dac1_pll_locked), // pll_locked.export
.tx_clkout (dac1_tx_clkout), // tx_clkout.export
.tx_parallel_data (dac1_tx_parallel_data), // tx_parallel_data.export
.tx_datak (dac1_tx_datak), // tx_datak.export
.tx_dispval (dac1_tx_dispval), // tx_dispval.export
.tx_forcedisp (dac1_tx_forcedisp), // tx_forcedisp.export
.reconfig_from_xcvr (reconfig_from_xcvr), // reconfig_from_xcvr.reconfig_from_xcvr
.reconfig_to_xcvr (reconfig_to_xcvr), // reconfig_to_xcvr.reconfig_to_xcvr
);


если ref брать с обычного клока - всё компилится и работает, а с специального - нет.


--------------------
b4edbc0f854dda469460aa1aa a5ba2bd36cbe9d4bc8f92179f 8f3fec5d9da7f0
SHA-256
Go to the top of the page
 
+Quote Post
new123
сообщение Jun 22 2018, 10:19
Сообщение #5


Частый гость
**

Группа: Участник
Сообщений: 129
Регистрация: 30-11-17
Пользователь №: 100 438



Цитата(Lmx2315 @ Jun 22 2018, 13:14) *
Уважаемые , а вы не сталкивались с такой проблемой - хочу ref для трансиверов взять с специально выделеных на то ножек REFCLK плис Arria5 .
А квартус мне выдаёт следущее: Error (177035): The input pin DCLK5 assigned to HSSI Pin_U9 has no fanout.
Что ему не нравится?
Сигнал в pin planere подцепил.

скорее всего вот тут ответ
https://www.alteraforum.com/forum/showthread.php?t=40793

форум альтеры уже практически на зубок знаю по этой тематике =)


Цитата(Lmx2315 @ Jun 22 2018, 13:14) *
если ref брать с обычного клока - всё компилится и работает, а с специального - нет.


у меня на стратиксе 5, квартус 17 точно такое не закомпилит. Пробовал минут 20 назад =)
Go to the top of the page
 
+Quote Post
Lmx2315
сообщение Jun 22 2018, 11:14
Сообщение #6


отэц
*****

Группа: Свой
Сообщений: 1 712
Регистрация: 18-09-05
Из: Москва
Пользователь №: 8 684



Цитата(new123 @ Jun 22 2018, 13:19) *
скорее всего вот тут ответ
https://www.alteraforum.com/forum/showthread.php?t=40793

там написано:
Цитата
ACTION: Remove the specified pin, location assignment, or both. Or if it is refclk, set as reserved

а как это сделать?


--------------------
b4edbc0f854dda469460aa1aa a5ba2bd36cbe9d4bc8f92179f 8f3fec5d9da7f0
SHA-256
Go to the top of the page
 
+Quote Post
Lmx2315
сообщение Jun 22 2018, 12:47
Сообщение #7


отэц
*****

Группа: Свой
Сообщений: 1 712
Регистрация: 18-09-05
Из: Москва
Пользователь №: 8 684



Цитата(Lmx2315 @ Jun 22 2018, 14:14) *
там написано:
а как это сделать?

проблема решилась , дело оказалось вовсе не в ref-e хотя квартус жаловался на него,
а в сигналах TX1 и TX2 трансиверов, которые оказались нагружены в двух местах и про это квартус ничего не сказал.


--------------------
b4edbc0f854dda469460aa1aa a5ba2bd36cbe9d4bc8f92179f 8f3fec5d9da7f0
SHA-256
Go to the top of the page
 
+Quote Post
Lmx2315
сообщение Aug 10 2018, 09:53
Сообщение #8


отэц
*****

Группа: Свой
Сообщений: 1 712
Регистрация: 18-09-05
Из: Москва
Пользователь №: 8 684



Цитата(Lmx2315 @ Jun 22 2018, 15:47) *
проблема решилась

Проблема не решилась.
Всё разводится, но не работает, хотя такты на refclk подаются.

Если заводить клок с внутреннего pll то всё (трансивер) работает.


--------------------
b4edbc0f854dda469460aa1aa a5ba2bd36cbe9d4bc8f92179f 8f3fec5d9da7f0
SHA-256
Go to the top of the page
 
+Quote Post
new123
сообщение Aug 10 2018, 09:56
Сообщение #9


Частый гость
**

Группа: Участник
Сообщений: 129
Регистрация: 30-11-17
Пользователь №: 100 438



Цитата(Lmx2315 @ Aug 10 2018, 12:53) *
Проблема не решилась.
Всё разводиться но не работает, хотя такты на refclk подаются.

Если заводить клок с внутреннего pll то всё (трансивер) работает.


Я тут все неделю этот 10g запускал. Взял под контроль все статусные сигналы и отслеживал, все ли происходит нормально. И где происходит не по учебнику
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 17th August 2018 - 12:21
Рейтинг@Mail.ru


Страница сгенерированна за 0.00892 секунд с 7
ELECTRONIX ©2004-2016