Перейти к содержанию
    

dmmos

Свой
  • Постов

    54
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о dmmos

  • Звание
    Участник
    Участник

Посетители профиля

960 просмотров профиля
  1. Здравствуйте, коллеги. Успешная компания с 27-летней историей ищет специалиста в области преимущественно аналоговой электроники, с акцентом на АЦП-ЦАП. Зарплата на уровне. Окружение достойное. Находимся на м. Южная. Если вам не понаслышке знакомы следующие термины: DDC, DDS, SFDR, ENB, JESD204B - вы нам скорее всего подойдете. Если вам известны хотя бы некоторые - все равно пишите. [email protected]
  2. Офис гуглится по названию компании :) По умолчанию - Москва :)) Метро Калужская.
  3. Уважаемые коллеги, компания Т-платформы предлагает временную работу (с возможностью перехода в постоянный штат) специалистам по высокоскоростной трассировке, владеющим Expedition. Срок работы - с момента заключения договора и до конца сентября. Состав работы: трассировка LVDS линков процессоров, трассировка модулей памяти, выравнивание длин трасс. Требования: опыт похожей работы, знание проблематики целостности сигналов, наводок, правил разводки и выравнивания дифференциальных пар. Оплата достойная по договоренности. Предпочтительная форма работы - в офисе компании, рабочее место имеется, работа в паре с основным специалистом. Контакт: +79263200950 Дмитрий
  4. Спасибо. Пришлю, хотя на кривой козе я практически доделал проект. А вот тогда я не читал руководство - казалось все очевидно. Как еще можно трактовать "Enabled=false или true"? К слову, Ментор пишет очень не интуитивный софт, на одной догадке хрен чего сделаешь.
  5. уважаемый, не надо считать других невнимательными, дурачками и т.п., даже не вникнув в проблематику. На простом демо-проекте у меня тоже все работает на ура, в полном соответствии с тем, что написал fill от Oct 19 2009, 15:29. А вот когда ты сделаешь полностью рабочий проект на ПЛИС уровня VIRTEX-6, с близкой к 100% заполняемостью IO, с 50-ю Reusable blocks, вот тогда и расскажешь, как работает "на ура". К твоему сведению, я почти полностью изучил английское руководство по IOD, обнаружил там кучу ошибок. Поэтому могу ответственно говорить, что есть проблемы. Возможно, я что-то не понимаю, но не на таком уровне, на какой ты указываеь.
  6. Вот, кстати, продолжение моего романа с IOD: После очередной синхронизации, получил такой лог (привожу слегка в сокращенном виде) # signal 'GND' has been unassigned - type of signal GND is not compatible with type of pin A11 # signal 'MSEL<1>' has been unassigned # signal 'GND' has been set as 'DIFF' # signal 'MSEL<1>' has been set as 'DIFF' # Signal GND has been set to diff. # The differential pair can't be imported from the CES. The electrical net '' connected to the pin '' has no equivalent signal in the I/O Designer. Комментарии: чуваку в очередной раз не понравилось, что пины клока у меня сидят на земле, хотя ранее чувак это сам одобрил. В итоге, все назначения земли на неиспользуемые клок-входы были похерены. Непонятно почему конфигурационный сигнал MSEL1 был также похерен. И в довершение картины, GND и MSEL1 были назначены дифферециальными сигналами с соответствующей авто-правкой функционального символа. Сижу, матерюсь, и ручками все правлю назад. А потом я сделал своп сигналов, в результате чего в бакне 2 сигналов стало больше. Дале синхронизация с апдейтом символов. При апдейте опять назойливо закинул VCCO в символы. Пришлось опять вручную выкинуть. Прошу взглянуть на результат: В придачу, опять скинул назначения GND на клоки и MSEL1, сделал их DIFF. Пришлось опять ручками - заново. Только теперь я залочил эти сигналы. При очередной синхронизации получил: cannot set signal 'GND' as 'DIFF' cannot set signal 'MSEL<1>' as 'DIFF' The differential pair can't be imported from the CES. The electrical net '' connected to the pin '' has no equivalent signal in the I/O Designer. Понял толко одно: он ругается именно на MSEL<1> потому, что он сидит на земле (через функциональный символ)
  7. Разумеется, всем GND был сделан unassign. К слову, нет необходимости делать assign на стандартные пины GND - они и так, даже без задания сигнала, передаются как GND. По-моему, задавать IO-стандарт - дело бесполезное. Я попробовал было задать 2,5V и 3,3V LVCMOS, потом сделал передачу constraints в DxD, потом, через некоторое время, сделал import constraints из DxD - у меня слетели все назначения IO-стандарт, при этом в логах сетовалось на то, что вроде как ref не задано или что-то в этом духе. Ну да, у меня Vref пины используются как io, но это же не повод скидывать назначения? А вот еще один глюк. Читаем описание: так вот, попробуйте задать сигналу (или пину) какой-нибудь I/O standard - ни хрена entire bank не affected и неиспользуемые пины вовсе не changed to the same I/O standard Вот сейчас еще один сюрприз при синхронизации: cannot export the constraints to the iCDB:Error: can not create differential pair in the CES configuration. Сдается мне, что надежней и БЫСТРЕЕ было бы сделать символы в IOD, экспортировать их в ЦБ, и работать без IOD. Таким образом, пока ментор сделал лишь более-менее приличную рисовалку символов ПЛИС. Все остальное по сути в стадии альфа-тестирования.
  8. Не, я ничего не забывал, я уже так намучился, что порядок закрытия-открытия выучил как "отче наш". Но тем не менее ситуация изменилась: я поставил Update2. После этого напряжения назначились и передались в плату. Однако есть одна маленькая и одна большая неприятность. Маленькая: когда стал делать Update символам, то мастер зачем-то запихнул VCCO пины в PCB символы, хотя когда я их создавал, была выбрана опция не добавлять пины питания. Ну ладно, я их вручную выкинул - все прокатило. А вот большая. Мне надо было назначить GND на неиспользуемые пины Clock. Еще до установки апдейта2, я сделал Tools-Type compatibility-GND=CLOCK. После чего перетащил сигнал GND на нужные пины клока, удерживая Ctrl+Shift. Все получилось. Однако, после установки апдейта, IOD мне сообщил: # Assignment for signal GND is not valid. # Invalid pins will be unassigned. И, как обещал, нахрен удалил мои назначения. И повторить фокус не удается. Вываливается сообщение: Cannot swap pins with NOSWAP group. Попытка поиграться с назначением группы свопирования удачи также не принесла. Сижу, подсчитываю потерянное время, и тихо матерю менторовцев... {чуть позже: видимо, это был рудимент первого апдейта. Удалил сигнал GND и создал заново. Группа свопирования осталась неназначенная, а раньше было NOSWAP. После чего удалось успешно назначить GND на нужные пины} {{Еще чуть позже: однако, пока не добавил этот GND сигнал на функциональный символ, в плату передавался на пины клока сигнал GND_66. После добавления - ОК}} Кстати, вот еще один глюк: если на VCCO пины не назначать явно сигнал, но в настройках на вкладке Symbol Generation задать VCCO=2V5, то ни хрена не назначается, на плате эти пины идут с именем VCC, хотя оно у меня НИГДЕ не фигурирует. Но да ладно, этот глюк хотя бы обойти можно. Правда, не проверял актуальность глюка на втором апдейте. И еще один глюк, на закуску: когда довел число IO до 200 (почти все доступные IO задействованы, включая VREF), причем все они сидят на одном SWAP GROUP, перестала работать функция Unravel. Долго думает и ничего не меняет, ни на что не ругается. Когда же наконец софтомейкеры начнут тестировать свои творения на реальных проектах, а не рафинированных?!
  9. Коллеги, прокомментируйте, где у меня ошибка: мне необходимо также часть банков повесить на напряжение 2,5 а часть на 3,3. Я создаю два сигнала: 2V5 и 3V3. Сажаю на эти сигналы соответствующие VCCO. Далее делаю символы, причем добавляю VCCO к символам (к PCB-символам). Беда в том, что когда я пробовал НЕ добавлять эти пины к PCB символам, у меня генерировался PDB без этих сигналов. Ставлю функциональный символ на схему DxD. На подсхеме вижу, что к VCCO добавлены отрезки цепей с маркировкой: 2V5 и 3V3. Оно все бы хорошо, да беда в том, что когда я делаю аннотацию в Expedition, соответствующим пинам присвоена цепь с суффиксом, т.е. 2V_60. Понятно почему: эти сигналы не объявлены глобальными на подсхеме, генерируемой IOD, хотя на схеме верхнего уровня они объявлены глобальными. Итак, вопрос: что делать? Можно, наверное, добавить эти сигналы на функциональный символ, но хочется, чтобы все неявно было задано. IOD, зараза, как только меняешь функциональный символ, ломает все твои символы и приходится заново их формировать. Кстати, когда я посадил неиспользуемые клоковые входы на землю, у меня IOD нагенерил кучу символов с этими входами... все пришлось вручную удалять. Короче, каждая итерация, внесение изменений обходятся большим количеством ручной работы. Спрашивается: на кой хрен такая автоматизация, когда она чревата побочным ручным трудом? В сумме убил на IOD недели две чистого рабочего времени, и до сих пор все гладко не получается :(
  10. Всем спасибо за ответы. Разобрался в теории. На практике тоже все заработало в следующей конфигурации: общая длина кабеля - 80м. Количество разъемных соединений типа 2РМГ - 2. Есть подозрение, что с тремя тоже работать будет :)
  11. Не уверен, что всего двойка-тройка. Ведь волновое сопротивление зависит от L и от C. L не меняется, а емкость при расхождении проводов уменьшается по гиперболическому закону. Поэтому там запросто и сотня может быть. HL=HyperLynx? Я в нем пока плаваю, еще не освоил как следует. Работать-то оно наверное будет, но видимо только аналитическая формула подскажет, в каких пределах можно изменять Z без риска существенной деградации.
  12. Думаю, в такой строгости нет нужды: во-первых, когда разделываете RJ-45, всегда провода откусываются с чуть разной длиной. Во-вторых, наверняка есть погрешности длины в витой паре - и ведь ничего, работает Дык это надо городить еще какую-то электронику для перехода на опто. Или есть стандартные компактные решения? Т.е. Вы хотите сказать, что если сигнал распространялся по линии с волновым сопротивлением Z1, а потом локально, но резко Z1 увеличилось до Z2, (Z2>>Z1) то никакого отражения не будет? Разве отражения формируются не на границе волновых сопротивлений? Если уверены в своей правоте, можете рекомендовать какие-нить тексты или формулы для более строгого доказательства?
  13. Уважаемые коллеги, необходимо вывести gigabit Ethernet кабель из герметичного устройства, перепад давления до 10 атм, причем кабель должен отстыковываться от устройства. Механически вопрос решен, но нужно понять, как это будет выглядеть с электрической точки зрения. Есть ли у кого-нибудь опыт передачи Ethernet через цилиндрические разъемы типа 2РМГ или подобные? И второй вопрос: почему в стандартном RJ-45 Jack провода одной дифф. пары по стандарту раскладываются не рядом друг с другом, а через несколько других проводов? Ведь это вроде должно приводить к локальному изменению волнового сопротивления и отражениям? Спасибо.
  14. Спасибо большое!
  15. Спасибо! Клавиатура нужна уже очень скоро, а по моим прикидкам, на освоение программирования МК уйдет немало времени. Поэтому я принял решение сделать это все на ПЛИС, которые я умею программировать. Уже наполовину написал проект. К тому же, на ПЛИС я легко добавлю другие вкусности, такие как поддержка педалей sustenuto и soft, чего исходная плата делать не умела. Но все равно Ваша ссылка полезна, потому что там есть много других любопытных устройств MIDI. На будущее пригодится. Спасибо еще раз.
×
×
  • Создать...