реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Устройство приема и декодирования IrDA, Схема должна отрезать старт и стоп бит и выдавать параллельный код
ElenaRozhkova
сообщение Jun 17 2017, 09:39
Сообщение #1





Группа: Новичок
Сообщений: 1
Регистрация: 17-06-17
Пользователь №: 97 705



Всем привет!

Сейчас проектирую приемник и декодер для IrDA. По ТЗ выходной сигнал должен быть с ТТЛ уровнями.

Нужно схемотехнически отрезать старт и стоп бит после триггера Шмитта.

Пока есть такая схема, но не получается её смоделировать. (Проблема с использованием ФАПЧ).

Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 26th September 2017 - 09:06
Рейтинг@Mail.ru


Страница сгенерированна за 0.01453 секунд с 7
ELECTRONIX ©2004-2016