sirin

Добрый день, guskov. Вышлите, пожалуйста, Ваше резюме на почту [email protected].

Увжаемые форумчане, спасибо огромное всем приславшим резюме. Вакансия закрыта.

респект за внимательность... по мне так не самое плохое место работы ))) вакансия актуальна

спасибо за резюме, всем ответил по почте

Уважаемые форумчане, в крупную международную компанию требуется программист разработчик встроенного ПО. Обязанности: · Разработка системного ПО для программно-аппаратных комплексов, разрабатываемых в компании (VxWorks, PowerPC). · Разработка архитектуры перспективных продуктов компании (совместно с разработчиками аппаратной части). · Участие в тестировании и подготовке к серийному выпуску перспективных продуктов компании. Требования: · Отличные практические знания системного программирования и языков С/C++. · Опыт подготовки загрузочных образов на базе Linux, VxWorks, или другой ОС. · Опыт программирования встраиваемых систем от 2-х лет. · Отличное знание и понимание принципов устройства стека протоколов TCP/IP. · Опыт разработки драйверов. · Разговорный английский язык. · Готовность к командировкам (Швейцария). · Инициативность, целеустремленность, активность, готовность к обучению. Является плюсом: · Опыт разработки и отладки ПО для систем с FPGA. · Опыт разработки под VxWorks. · Знание стандартов IEEE 802.3, IEC61850. · Знакомство с интерфейсами Ethernet, IIC, USB, UART. Мы предлагаем: · Офис в 5 минутах ходьбы от м. Авиамоторная. · Полный рабочий день, плавающий график. · Фиксированный оклад + бонусная система · Оплата питания, медицинская страховка, дополнительные льготы. [email protected] Людей набираю под себя для решения конкретных задач, прошу все вопросы присылать на почту вместе с резюме.

Здравствуйте, уважаемые форумчане. в силу производственной необходимости есть надобность заставить работать DDR2 HPII на циклоне 4. на плате стоит DDR2 MT74H32M16. пробую на тестовом проекте. создал в визарде контроллер, выбрал пресет для данной памяти. далее в качестве референсной частоты указал 27 МГц (т.к. мне эта нужна), частота работы памяти - 125 МГц. после сделал генератор тестового воздействия: адрес, данные и пр. зашиваю в плату и вижу в сигнал тапе следующее: ресет (глобал и софт) снимаются, local_ready выставляется в 1 (сигнализирует что вроде как контроллер включился). я считаю, что можно читать/писать DDR. при попытке записать даю след сигналы: local_address, local_size, local_wdata, local_be, а также стробы local_write_req, local_burst_begin. при попытке прочитать даю след сигналы: local_address, local_size, local_wdata, local_be, а также стробы local_read_req, local_burst_begin. не вижу от контроллера никакой реакции (особенно жду local_rdata_valid), при попытке увидеть хотя бы mem_cs_n осциллографом - тишина. просьба подсказать, что я не так делаю.

Спасибо за документ, файл прикрепился. Моя задача соединить части схемы, работающие от разных Сlk так, что бы не внести дополнительное дрожание (jitter) в pclk сигнал на PCM шинах. Если блоки PLL и блоки, использующие выходные сигналы PLL, работают на одном clk, то тогда происходит только задержка сигнала. А если их посадить на разные: на PLL - 61 МГц, а остальные на 61/2, то тогда медленные блока вносят свой jitter. Какой должна быть идеология схемы стобы этого не происходило?

Ув. Разработчики. У меня такая проблема: есть схема работы с PCM шинами. Одна шина идет от DSP с частотой 4.6 МГц. Сделана программная PLL, преобразующая 4.6 МГц в 2.048 МГц (для потока Е1). Весь проект сделан на ACEX1K50, схема тактируется кварцом 61 МГц. Проблема что у меня проект по скорости не проходит. Для ускорения есть вариант: медленные блоки повесить на clk = 61/2, а быстрые на 61. Получается синхронная схема с 2 тактирующими сигналами. Как правильно развязать эти части схемы между собой? И вообще, может кто нить посоветовать / прислать какую нить литературу по организации схем с несколькими тактирующими сигналами. Буду очень признателен.