flawless2504

Спасибо большое) Многое разъяснили для меня :rolleyes:

Видимо действительно что-то у меня не так. Ваш проект скомпилился! Спасибо вам огромное! Просто невероятное! Вы меня спасли Я понял в чем была ошибка, точнее от чего проект не проходил В настройках синтеза я выставил путь для поиска ip-core, как только я его убрал, проект сразу скомпилился. А Translate не проходил из-за того, что я корку открыл и потыкал настройки, вроде всё оставил как есть, но я перегенерил её, поэтому и транслейт не проходил. Спасибо вам большое:) Вы лучший! :a14:)

извините, я прочитал и не понял, поэтому спросил :05: Спасибо, не знал про это. А я поэтому и хотел добавить компонент trimod.vhd, но он не "склеивается" с проектом, хоть и все сигналы объявленны, как у .ngc файла. А без trimod.ngc тоже не компилится, всё та же ошибка с "black-box". :( Путь прописан, всё сделал, как было сказано, но не помогло.

А подскажите, пожалуйста, Как включить то эту корку? У меня не получается А подскажите, пожалуйста, Как включить то эту корку? У меня не получается

Здравствуйте, Извините за поздний ответ. Насчет какой "шапки" говорится? В проекте ведь явно не написано, что нужен именно .ngc файл, лишь компонента trimod Я переименовал и добавил trimod.ngc в проект. А путь указал и в Тranslate (Macro search path), и в настройках Synthesis (Core Search Directories (-sd)), а также поменял в настройках проекта тип платы на свой кинтекс и всё равно выдаётся ошибка, которая, как я понимаю, и не позволяет скомпилировать проект. WARNING:HDLCompiler:89 - "C:\RTI\synchro_control\synchronization\ipcore_dir\trimod\example_design\trimod_block.vhd" Line 214: <trimod> remains a black-box since it has no binding entity. А если указывать путь к "корке" на папку выше, он её найдет? (я указывал и выше и саму папку, не помогало)

Я похоже понял о чем вы говорите. Как говорит этот сайт http://www.xilinx.com/support/documentatio...n_libraries.htm В самом топике сказано, что необходима библиотека SecureIP. Но я не понимаю, как её добавить в проект и скомпилить. SmartModel/SecureIP simulation library for both functional and timing simulation of Xilinx Hard-IP, such as PPC, PCIe®, GT, and TEMAC IP. В опциях Compile HDL simulation libraries нет моего симулятора (iSim), а с другими тупо не симулирует. Ну и собсн я не понимаю куда добавлять эту строку -L secureip Подскажите, пожалуйста Такс. Ладно. Понял Код? Сейчас кину весь проект. sync_test.7z

А подскажите, пожалуйста, как подключить библиотеку? Вот нашел, где изначально лежит она (вроде правильно сделал). Но как подключить не понимаю C:\Xilinx\14.7\ISE_DS\ISE\coregen\ip\xilinx\network\com\xilinx\ip\tri_mode_eth_mac_v5_5 ----------------------------------------------------------------------------------------------------------------------------------------------------------------------------- Еще вопрос такой. С чем может быть связано то, что при попытке добавить файл в проект, он не вставляется в нужное место? т.е. не связывается с файлом, в котором он указан как компонент, а вставляется в проект дополнительно, как отдельный файл.

Здравствуйте Такая проблема. Создал проект с использованием ip-core. Симуляция не проходит, т.к. выдаёт ошибку и соответственно Process "Synthesize - XST" failed. WARNING:HDLCompiler:89 - "C:\RTI\synchro_control\synchronization\system\system_top.vhd" Line 77: <trimod> remains a black-box since it has no binding entity. Корка Tri-mode ETH Mac. Плата Kintex-7 При создании проекта и включении в него example design'a, то даже она не компилируется и также выдаёт ошибку эту. Подскажите, пожалуйста, в чем соль

Спасибо, ваш ответ был очень необходим мне)

Нужно ли подключать модуль 1000BASE-X PCS/PMA or SGMII к 7series fpga transciever, чтобы получать данные с эзернета? или достаточно сразу указать с выхода модуля порты микросхемы марвела?

Угу, я предполагал примерно такой ход решения. Спасибо А пример с сайта ксайлинкса можно попросить? (А то не знаю, что именно искать и соответственно кучу всего нахожу) Еще вопрос. Выход PCS/PMA это же Marvel 88e1111? Его нужно настраивать по MDIO, предварительно сбросив ресетом также? И куда его подключать надо, а то интуитивно непонятно как подсоединять контакты с выхода и какие клоки подавать (их там аж 4 нужно)?

Нужно определенные пакеты вытащить, и сравнить их со своим счетчиком. Если верно, то норм, если нет, то мб светодиодик включить максимум. Не сложно говорите... Не получается никак. Да, Copper SFP имеется. Идею понял, но вопрос по реализации: как подключить эту корку 88e1111? Я тоже всё о ней думал. Нет, не диплом. Но достаточно близко Нет, нагрузка далеко не 100%. Да, с определенным заголовком. Broadcast вроде как. Вот как раз вопрос в том, как задетектировать его с выхода PCS/PMA) Литература мне слабо помогает. Поэтому обратился за помощью к форуму умных людей:)

Есть немного другая постановка вопроса. Можно ли подключить 88e111 к RJ, установить его конфигурацию, например, через входной вектор, и с его выхода получать поток постоянно сменяющихся данных? (не важно как он организован там, главное поток с эзернета?)

Доброго времени суток! Мне необходимо сделать пассивный сниффер Ethernet'a на плате Kintex-7 (kc705) на приём всех пакетов и отловления определенных широковещательных кадров из потока(VHDL, Xilinx). Скорость 1Gb\s, протокол tcp подобный (tcp\ip почти что, насколько я понял), GMII. (На плате имеется PHY, но я честно говоря не понимаю как его подключать) 1) Можно обойтись без процессора (Microblaze'a)? 2) Можно ли просто создать ip-core'ку Three-Mode-Ethernet-Mac с выхода которой сразу получать слова-выход эзернет потока? Или я плохо понимаю структуру решения? (новичок в FPGA с опытом студента, но без опыта работы по сути) 3) Есть разница, если отлавливать сразу через Ethernet вход или через SFP с переходником на эзернет? По схематике после SFP данные сразу идут на fpga, а после эзернет входа идёт микросхемa PHY и уже после на плис.

Подскажите, пожалуйста, сталкивался ли кто-то с тем, что при симуляции программы всё работает идеально, а при загрузке на плату работа совершенно отличается, сигналы, которые должны быть в активном уровне, находятся в "0", хотя сигналы, управляемые ими, изменяются? Абсолютно не понимаю почему так происходит :05: