[_sda 0]

Никогда не занимался коммутацией клоков да вот понадобилось. Подключил Altclkctrl , а на выходе всегда высокий уровень, не зависимо от состояния clksel. Кто нибудь сталкивался? Квартус 16, Аррия-5.

  u0 : component clk_strl_iq port map (
          inclk3x   => iclk_2,
          inclk2x   => iclk_1,
          inclk1x   => '0',
        inclk0x   => '0',
          clkselect => clksel,
          outclk    => clk_dsp);

[Realking 0]

Никогда не занимался коммутацией клоков да вот понадобилось. Подключил Altclkctrl , а на выходе всегда высокий уровень, не зависимо от состояния clksel. Кто нибудь сталкивался? Квартус 16, Аррия-5.

  u0 : component clk_strl_iq port map (
          inclk3x   => iclk_2,
          inclk2x   => iclk_1,
          inclk1x   => '0',
        inclk0x   => '0',
          clkselect => clksel,
          outclk    => clk_dsp);

 

а смотришь то чем? сигналтапом?

 

[_sda 0]

а смотришь то чем? сигналтапом?

осциллом, на ножку вывел.

[Realking 0]

осциллом, на ножку вывел.

 

может его наружу нельзя выводить

 

попробуй поделить

 

[_sda 0]

может его наружу нельзя выводить

попробуй поделить

Так и модули что им запитаны тоже молчат,клока ждут.

[Realking 0]

Так и модули что им запитаны тоже молчат,клока ждут.

 

ясно...

а входные откуда берутся? (с пинов, с плл и тп)

 

и еще

 

When the clock control block is configured to drive a regional clock network, you can only control the clock source selection statically.

[_sda 0]

ясно...

а входные откуда берутся? (с пинов, с плл и тп)

из PLL. Поэтому у меня и четырёх-входовый коммутатор, мне хватило бы и двух-входового. Но у квартуса на этот счёт своё мнение...

 

У меня установлено авто.

[Realking 0]

из PLL. Поэтому у меня и четырёх-входовый коммутатор, мне хватило бы и двух-входового. Но у квартуса на этот счёт своё мнение...

 

У меня установлено авто.

 

попробуй GCLK

[_sda 0]

попробуй GCLK

Хорошо, попробую. Но сейчас пока компилится собственный безглитчевый коммутатор на рассыпухе.

 

Мой коммутатор работает, меня устраивает. А что с ALTCLKCTRL позже по свободе посмотрю, сейчас не до того.

[dvladim 0]

ИМХО ошибка в подключении: нужно или клоки подключить на inclk0x, inclk1x, или clksel подключить как {clksel, 1'b0}.

[_sda 0]

ИМХО ошибка в подключении: нужно или клоки подключить на inclk0x, inclk1x, или clksel подключить как {clksel, 1'b0}.

1.При попытке подключения клока с выхода PLL на inclk0x квартус заругался, мол клок должен идти только с входного пина. Поэтому задействовал inclk2x, inclk3x.

2.Перебирались все возможные значения clksel - 0,1,2,3.

[dvladim 0]

Значит clksel должен управлять старшими битами, а не младшими.