[Flip-fl0p 4]

Я даже больше скажу. Некоторые синтезаторы вообще меняют "1" и "0" местами в проекте, если им так удобнее. Тоесть они перелопачивают всю логику, и потом разработчик долго смотрит в логический анализатор и понять не может, отчего его сигнал в неактивном состоянии, а все работает. Это касается лишь тех случаев, когда вся логика является внутренней. Таким образом со внешними выводами синтезаторы себе такого не позволяют.

Т.е. я правильно понял, что имеет смысл флаги объявлять как BOOLEAN, а то, каким уровнем будет представлен флаг отдать на откуп синтезатору ?

[warrior-2001 0]

Т.е. я правильно понял, что имеет смысл флаги объявлять как BOOLEAN, а то, каким уровнем будет представлен флаг отдать на откуп синтезатору ?

 

Я и не припомню, чтобы пользовался BOOLEAN где-то, кроме generate. И там я true ставил в "1" скорее для читаемости кода!

Что сделает синтезатор - мне не важно. И только когда я этот флаг вытащу в логический анализатор мне понадобится информация об уровне сигнала.

[krotan 0]

Дж. Уэйкерли Проектирование цифровых устройств в 2-х т. Постмаркет Москва 2002 г., всего 1088 стр.

Про ABEL и VHDL. djvu 12 метров

было найдено у вьетнамцев (если я ничего не перепутал) на www.vsofts.net , правда под названием Digital Design (3rd Edition) M. Morris Mano Morris M Mano, загружал модератор по нику Vodka1504, мож чего перепутал

 

http://electronix.ru/redirect.php?http://s...kerly.part1.rar

http://electronix.ru/redirect.php?http://s...kerly.part2.rar

http://electronix.ru/redirect.php?http://s...kerly.part3.rar

http://electronix.ru/redirect.php?http://s...kerly.part4.rar

Pass: www.vsofts.net

В указанном месте нет... Ни у кого не сохранилось?

[x736C 0]

Первая и третья есть на gen.lib.rus.ec

[krotan 0]

Всё, нашёл в другом месте. Если кому-то ещё надо, перевыложу здесь, объём 76 Мб.

[Flip-fl0p 4]

Вопрос тем кто пишет на VHDL.

Для настроек модуля мне понадобилась функция округления значения до большего числа с отбрасыванием дробной части.

В пакете ieee.math_real.all есть такая функция - ceil

Насколько мне известно данная библиотека не является стандартной. Посему возникает вопрос, имеются ли подводные камни при использовании совместно библиотек:

    use ieee.std_logic_1164.all;
    use ieee.numeric_std.all;
    use ieee.math_real.all;

Изменено 10 января, 2018 пользователем Flip-fl0p

[Tausinov 0]

Вопрос тем кто пишет на VHDL.

Для настроек модуля мне понадобилась функция округления значения до большего числа с отбрасыванием дробной части.

В пакете ieee.math_real.all есть такая функция - ceil

Насколько мне известно данная библиотека не является стандартной. Посему возникает вопрос, имеются ли подводные камни при использовании совместно библиотек:

    use ieee.std_logic_1164.all;
    use ieee.numeric_std.all;
    use ieee.math_real.all;

 

Если я не ошибаюсь, то можно отдельно только функцию "заинклудить", чтобы не беспокоиться о совместимости. И, вроде, даже есть еще более хитрый способ с вызовом функции через название пакета ieee.math_real.ceil, но это неточно.

 

use ieee.math_real.ceil;

 

 

[andrew_b 14]

Правильно всё.

[Flip-fl0p 4]

Господа, прошу помощи с описанием двумерных массивов на VHDL.

Объявил вот такой вот массив :

type SDRAM is array (0 to 3, 0 to 3) of std_logic_vector (15 downto 0);
variable memory : SDRAM;

Хочу я записать по адресу SDRAM(0,0) что-нибудь.

Я пишу так :

memory(0, 0) := DQ;

Но столкнулся с проблемой, что меняя индексы строки т.е проводя записи в memory(0, 0) , memory(0, 1) memory(0, 2) итд. у меня данные пишутся только по адресу memory(0, 0).

Соответственно с чтением массива проблема аналогичная.

upd.

При чём если записать так:

               
for i in 0 to 3 loop
    memory(0, i) <= DQ;
end loop;

Данные пишутся во все ячейки.... Не понимаю...

Как это побороть ? И в чём моя ошибка ?

Ну и второй вопрос.

А каким образом можно аналогичный массив создать (чтобы можно было обращаться к данным по адресу строки и столбца) в неситезируемом подмножестве VHDL, для минимизации вычислительных ресурсов.

Массив нужен для простенькой модели SDRAM памяти

[Александр77 1]

Я пишу так :

memory(0, 0) := DQ;

А может должно быть так

memory(0)(0):=DQ;

[Flip-fl0p 4]

А может должно быть так

memory(0)(0):=DQ;

Так тоже не работает :crying:

[StewartLittle 40]

type SDRAM is array (0 to 3, 0 to 3) of std_logic_vector (15 downto 0);

Это что такое?

 

[Flip-fl0p 4]

Это что такое?

Двумерная матрица размерностью 4 х 4 с глубиной ячейки 16 бит.

[StewartLittle 40]

Господа, прошу помощи с описанием двумерных массивов на VHDL.

А у Вас сколькимерный массив получается?

 

[Flip-fl0p 4]

А у Вас сколькимерный массив получается?

Я его понимаю как двумерный массив. С глубиной ячейки 16 бит.

Но фактически это трехмерный массив.