реклама на сайте
подробности

 
 
118 страниц V  « < 112 113 114 115 116 > »  Start new topic
> Языки проектирования на ПЛИС (FPGA)
    Название темы Ответов Автор Просмотров Последнее сообщение
Closed  
10 evgforum 669 22nd July 2005 - 08:57
Посл. сообщение: evgforum
No New Posts  
Моделирование двунаправленных шин
Как внести на VHDL задержку ?
4 Gorby 655 22nd July 2005 - 08:40
Посл. сообщение: Констриктор
No New Posts  
2 Jools 356 22nd July 2005 - 07:04
Посл. сообщение: andrew_b
No New Posts  
SystemVerilog vs SystemC
плюс вопрос по литературе
14 Pechkin 1 236 19th July 2005 - 05:51
Посл. сообщение: Кнкн
No New Posts  
Process
Список чувствительности?
9 Angel 863 15th July 2005 - 12:55
Посл. сообщение: Angel
No New Posts  
12 Angel 903 15th July 2005 - 12:33
Посл. сообщение: Iouri
No New Posts  
5 cosmobot 761 14th July 2005 - 15:34
Посл. сообщение: CaPpuCcino
No New Posts
Синхронный reset для триггеров на VHDL в Xilinx
Есть ISE, а как сделать не ясно.
8 makc 1 008 14th July 2005 - 06:51
Посл. сообщение: Builder
No New Posts  
SPI
помогите пожалуйста найти SPI на VHDL
2 atov 1 101 13th July 2005 - 12:30
Посл. сообщение: Iouri
No New Posts  
11 anatol1983 1 240 13th July 2005 - 12:25
Посл. сообщение: Iouri
No New Posts  
Verilog vs. VHDL
инициализация ПЗУ
13 k2i 1 066 13th July 2005 - 08:10
Посл. сообщение: Andre_2006
No New Posts  
Рюхам :)  * 12
реализация Dual Port RAM
16 MAZZI 1 469 12th July 2005 - 05:13
Посл. сообщение: MAZZI
No New Posts  
19 Angel 1 553 10th July 2005 - 12:46
Посл. сообщение: aem
No New Posts  
18 DLR 1 326 30th June 2005 - 18:38
Посл. сообщение: BSV
No New Posts  
Синтаксис VHDL
Как закомментировать кусок кода
3 Alexandr 511 24th June 2005 - 10:25
Посл. сообщение: DeadMoroz
No New Posts  
4 des00 651 24th June 2005 - 03:16
Посл. сообщение: des00
No New Posts  
Модуль GPIO на ПЛИС
Для DSP не имеющего такого
7 Shread 674 21st June 2005 - 10:09
Посл. сообщение: Shread
No New Posts  
Cadence Skill
есть ли программисты
4 Pechkin 506 21st June 2005 - 09:44
Посл. сообщение: Pechkin
No New Posts  
Вопрос по Verilog'у
Что означает вот такая конструкция?
5 oval 638 20th June 2005 - 17:37
Посл. сообщение: CaPpuCcino
No New Posts
4 cdg 515 20th June 2005 - 11:15
Посл. сообщение: oval
No New Posts  
22 DLR 1 728 20th June 2005 - 05:49
Посл. сообщение: andrew_b
No New Posts
8 DLR 921 17th June 2005 - 11:49
Посл. сообщение: DLR
No New Posts  
2 KOT83 668 17th June 2005 - 05:56
Посл. сообщение: Jools
No New Posts  
Знатоки VHDL подскажите
нужен аналог typedef для атрибутов
6 des00 463 16th June 2005 - 06:35
Посл. сообщение: eteP
No New Posts  
Проверить синтезируемость VHDL
соответсвие Cadence SPR IEEE Std 1076.6
7 cosmobot 593 14th June 2005 - 20:12
Посл. сообщение: cosmobot
118 страниц V  « < 112 113 114 115 116 > »  Start new topic
103 чел. просматривают этот форум (гостей: 103, скрытых пользователей: 0)
Пользователей: 0

New Posts  Открытая тема (есть новые ответы)
No New Posts  Открытая тема (нет новых ответов)
Hot topic  Горячая тема (есть новые ответы)
No new  Горячая тема (нет новых ответов) 
Poll  Опрос (есть новые голоса)
No new votes  Опрос (нет новых голосов)
Closed  Закрытая тема
Moved  Тема перемещена
 



Запомнить эти параметры


RSS Текстовая версия Сейчас: 20th July 2018 - 06:05
Рейтинг@Mail.ru


Страница сгенерированна за 0.01025 секунд с 7
ELECTRONIX ©2004-2016