OMAR

Спасибо за помощь. Данную настройку я действительно пропустил. После выбора в данном поле опции "Интерфейс процессора", Матлаб сгенерировал фильтр, содержащий, помимо стандартных входа/выхода и клока, дополнительный параллельный интерфейс для загрузки коэффициентов. Изображение символа данного фильтра и HDL файл приложены. FIRLP_AM20k_30k_clk20x_1portRAM.vhd К сожалению, изменить проект и ПЛИС и в DSP в настоящее время не представляется возможным по временным ограничениям. В связи с чем, хотел узнать есть ли возможность заставить работать IP ядро FIR Compiler в бесплатной версии квартуса?

В FDATool получаем обычный КИХ-фильтр, пример приведен в файле FDATool.jpg Далее устанавливаем в Quantization parameters целочисленную арифметику и 18 бит. После этого выбираем Target->Generate HDL настройки показаны в скриншоте и жмем Generate. Получаем следующий код, который и используется в Квартусе: FIR11.vhd Настройки самого квартуса не менял. стоят по умолчанию.

Всем доброго времени суток. Возникла следующая проблема. Необходимо разработать тракт цифровой обработки сигналов в ПЛИС cyclone 3, содержащий ряд цифровых фильтров. Для генерации фильтров используется Matlab->FDATool с последующей генерацией HDL кода. Полученный код в дальнейшем используется в Quartus. Проблема в том, что, по всей видимости, для хранения коэффициентов фильтра и промежуточных результатов Quartus использует не память, а логические ресурсы, из-за чего их запас очень быстро сокращается. Есть ли способ заставить Quartus использовать память?

Спасибо за совет. Вариант с цифровыми резисторами тоже мною рассматривался, но это для будущей версии устройства. В данной версии надо обойтись переменным резистором. Plain, я как-то не смог представить себе описанную вами схему с доп. резистором. Не могли бы Вы ее набросать и в любом удобном Вам виде прислать либо в сообщении, либо на мой E-mail - [email protected]. Заранее благодарен!

Тут я согласен с Егоровым. Данный вариант не проще, к тому же требуется плавная регулировка напряжения на выходе. Хотелось бы услышать мнение по поводу альтернативного метода построения системы

Спасибо за совет, BSVC963! Думаю сделать следующим образом: в нижнем плече делителя установить постоянный резистор 10 кОм, т.к., согласно документации это минимальное значение для R3 и последовательно с ним переменный резистор 100 кОм. В качестве R2 установить постоянный резистор 500 кОм. При этом, согласно формуле, когда R3 = 10 кОм, выходное напряжение = 63,75В, а когда R3 = 110кОм, выход равен 6,9В. Думаю стоит попробовать. Также я думал рассмотреть другой вариант - использовать MAX668 как источник постоянного напряжения (максимального), а вкачестве регулятора использовать другой элемент, например ОУ с большим напряжением питания (требуемый выходной ток до 10 мА). Что можете посоветовать в этом случае в плане реализуемости?

Уважаемый, Plain, под термином "усыхает", насколько я понимаю Вы имеете в виду положение, при котором FB подключается к выходу. Но ведь выходное напряжение также изменяется в соответствии с формулой при изменении сопротивления. При R3 = 0 -> Uout = 2.25В??? Или я чего-то не понимаю? Я прошу прощения у Всех, я ошибся в обозначениях!!! у меня R3 - фиксированный - 10 кОм, а R2 - переменный (500 ком)

Доброго времени суток уважаемые форумчане! Возникла у меня следующая задача: сделать источник постоянного напряжения с плавно регулируемым выходом до 60В. На входе устройства +5В. Была выбрана микросхема MAX668 (даташит приложен) в режиме "High voltage Non Bootstrapped configuration" (рис 4 даташита). Вместо резистора обратной связи R3 использован переменник 500 кОм, R2-постоянный 10 кОм. Остальные элементы схемы аналогичны рис 4. Некоторое время схема работает корректно, как ожидалось, однако потом MAX668 выходит из строя, причем без перегрева или каких-то других признаков. За месяц поменял уже три микросхемы. У кого есть какие-либо мысли по этому поводу? Буду благодарен за любую помощь! MAX668_MAX669.pdf