AlexeyJTAG

День добрый. А чем вас не устраивает внутрисистемное программирование? Все можно зашить, используя boundary-scan, при этом никакое firmware не потребуется. Boundary-scan несколько медленно для SPI-флэшек, но все зависит от объемов программируемых данных. Кроме того, как правильно тут говорят, можно загрузчик какой-то зашить при помощи boundary-scan, а потом уж остальное другими каналами. И STM прошьете тем же самым контроллером через JTAG.

Есть два варианта, как ускорить появление потенциальных дефектов - климатика и тряска. На низких/высоких температурах может дефект вылезать, минус данного метода в том, что долго 1000 плат так прогонять. Если, коконечно не группами. Но задача состоит в том, чтобы изделия еще были запитаны и проконтролированы на минусе и плюсе. Тут два варианта: либо ваша функциональная проверка по какому-то интерфейсу (как ваше изделие общается с ПК), либо периферийное сканирование (так как,судя по тому, что у вас BGA, изделия, я так понимаю, цифровые). Тряска - тоже хороший вариант. Трясти можно хоть по 100 штук, сколько прикрепите к вибростенду.. Потом после тряски - контроль. Авось нехорошие соединения после тряски отвалятся.

Минусом еще может считаться то что без JTAG-а нельзя будет использовать периферийное сканирование для тестирования плат, если это будет серийный продукт. То есть падает тестопригодность.

Добрый день. Чем более практичный вариант и чем более он быстрый, тем он дороже. Зависит от того, хотите ли вы создать тестовое приложение автоматом или ковыряться сами месяцами. JTAG Live Script для этого подойдет из всех JTAg Live продуктов (остальные не приспособлены для этого). Но все равно не автоматом придется создавать приложение. Если хотите полностью автоматом создавать приложения для DDR и NAND - нужно автоматические системы. JTAG Live Buzz не подойдет точно. Посмотрел BSDL-файл на ваш процессор, вам повезло, так как клок памяти тоже имеет ячейку JTAG-сканирования (в отличие от других производителей, например у Atmel'a RM9200 на SDRAMCLK нет ячейки регистра сканирования, хотя выход тоже находили и из этой ситуации), то есть тест памяти при помощи JTAG осуществим. Есть варианты мгновенного создания тестового приложения для вашей памяти, но рекламироваться не буду в форуме ))))). Пишите в личку, если интересно. И насчет других вещей тоже.

Ну сейчас тесты для Boundary-scan не пишутся, а существуют генераторы по данным схематики, BSDL-файлам и моделям компонентов, не поддерживающих JTAG. Разъем проверить не проблема - можно покупной IO-модуль использовать, а можно самому сваять на дешевом ПЛИСе, чтобы не покупать. А что вы имели ввиду под сигнатурным нализатором с JTAG-портом?

Ждем уже давно :)

Давайте e-mail, вышлю info. А процесс не муторный. Я разрабатывал тесты, еще когда все модели и списки соединений в ручную редактировать нужно было. Нужно было создать кучу файлов с описанием опасных цепей, работы памяти, работы логики, со списком BS-компонентов. Потом это все в коммандной строке преобразовывалось в приложения для тестирования. И тогда у меня уходило пара недель всего. А сейчас все автоматически распознается. Визуальный редактор цепей, компонентов - все в GUI. Так что весело и быстро. Память (SRAM, DRAM,DDR итд), логика и разъемы (даже соединения между платами) - все учитывается в автомате. Но можно и в ручную.

Гвоздем программы - конечно же демонстрационная платка с джамперами для симуляции неисправностей и 4-значным дислеем с демонстрацией работы ProVision. :)) Ну тогда вам бюжетный вариант подойдет (без промышленных скоростных контроллеров), а расходы будут меньше, чем 10КE Но это без флэши. А почему все говорят "это мои расходы" а не "расходы предприятия"? Что - всех начальство заставляет оборудование покупать за свои деньги? Иногда на наших предприятиях откровеннейшую чушь покупают в больших количествах за десятки тыс. долларов

А вы пойдете на этот семинар, если не секрет? Его будет мой коллега проводить из Финляндии. А сколько бы дали? (шутка) Сколько JTAG-портов вам нужно одновременно? Нужно ли программить флэш с этим же оборудованием? Нужно ли программить PLD/FPGA? C какой скоростью тестировать хотим? От этого зависит уровень расходов, которые вы понесете.

А это зависит не только от количества. Объясню, почему. Например, если вы производите небольшое количество очень сложных плат (предположим 3 PLD, 2 процессора и еще куча всякой периферии) то граничное сканирование имеет смысл и в этом случае, так как очень уж долго ремонт происходить будет. К тому же такие изделия обычно очень дорогостоящие и автоматическое тестирование довольно легко включить в себестоимость без заметных изменений. Так что тут граница от 1 штуки в месяц. Для простеньких плат на одном контроллере имеет смысл вводить сканирование при значительно больших объемах. На моем опыте для платы с одним TI DSP и маленькой Alter-ой граница наступила где-то со ста плат в месяц. А вообще количественная граница.. Вы ее определяете сами. Так как она будет зависеть от уровня подготовки инженеров по ремонту. Если они с 3 классами образования - то лучше все автоматом делать, чтоб красненьким подсвечивало. Если корифеи сидят - то нет проблем. НО: не лучше ли этих корифеев занять более полезными делами, чем ремонт неработающих плат? Кстати, прелесть сканирования и автоматических систем для него - это то что его могут использовать не только производство, но и разработчики - так как тесты очень гибки и универсальны.

А можно тестировать шкаф при помощи того же граничного сканирования. Вывести одну шину JTAG и посадить на нее все платы с коммутирующими девайсами. И можно будет обращаться к каждой плате в отдельности.

Я имел ввиду не несколько САПР внутри предприятия (понимаю, что это бардак, хотя такие случаи встречаются). Я имел ввиду вот что: уверены ли Вы что в течение 2 следующих лет на предприятии будет использоваться PCAD? Вот смотрите: будет инженер Х лет разрабатывать ATPG и конвертеры из схематики, а потом ппредприятие решит перейти на Ментор. И вообще, если вводить тестирование на предприятии, то нужно либо им заниматься всерьез, либо не заниматься вообще и сидеть с осциллографом. Потому как инженер в осциллогафом равен по затратам разработчику генераторов тестов для Boundary Scan. (приближенно) И если уж тестировать - то 80-90% платы, а не связь между двумя Xilinx-ами.

Позвольте с вами не согласиться! Мы все прекрасно помним, как рулили внутренние стандарты в СССР и что из этого вышло - полная неконкурентноспособность советской продукции на мировом рынке, и, как следствие ее деградация. (Если, конечно, вы не антиглобалист..) Я считаю, что если вы даже сами не хотите применять граничное сканирование для своей продукции, то нужно все равно соблюлать методы тестопригодного проектирования для плат. Это нужно для того, чтобы сделать ваш продукт пригодным к производству, где используются мировые стандарты при тестировании. Я глубоко уважаю людей которые могут создать свои методы тестирования, но так мы "далеко не уйдем"(С) и будем делать электронику у себя и для себя. Часто бывает ситуация в наши дни, когда принимается решение о серийном производстве той или иной платы, а потом оказыватся, что это не совсем возможно и легко - то для автомата SMD не подходит плата, то для тестирования... и в спешке начинают все переделывать. Но если вы не хотите серийно производить, то конечно мой ответ вам не подходит.

Открылся русский сайт JTAG Technologies www.jtag-technologies.ru

Неужто будете создавать свою систему с автоматической генерацией из всех возможных САПР, с автоматической диагностикой (чтобы выводы и цепи замкнутые показывала), внутрисистемным программированием флэшек и т.д.? Не думаю. Своё можно долго и кропотливо делать для чего-то конкретного, были такие примеры - несколько лет работы, а потом что-нибудь меняется - и всё забросили... Тем более, что под стандартные инструменты для Bscan можно и самому, если уж очень хочется пописать, руководства есть. [.....]- открылся русский сайт. Удачи!