Перейти к содержанию
    

S_Hawk

Участник
  • Постов

    45
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о S_Hawk

  • Звание
    Участник
    Участник

Посетители профиля

1 188 просмотров профиля
  1. база аккордов + распознание аккорда по корреляции, например...
  2. Спасибо за помощь! Разобрался я с этим комплектом. Модератор от Интела не шарит в теме) Получилось и TSE (Triple-Speed Ethernet) запустить. У него, если убрать LVDS на выходе, то отдается 10-битный интерфейс. К нему можно подключить трансиверы по протоколу PCS Direct с шириной 10 бит. Там же, в TSE есть и MDI для управления Марвелом. Без TSE придется свой MDI написать - тот, что в IP-каталоге рассчитан только на 10G, для 1G он не подходит.
  3. Те SFP, что мне попадались, конфигурировать не нужно было. Да и конфиг там только на чтение доступен. Чтобы всякие Арубы и Циски не запускались на левых SFP. А Марвел Вы правильно настроили? Ему ж надо сказать, что он должен в 1000base-X работать?
  4. Исходя из прочитанного, получается, на этой плате 88Е1111 повесили не на LVDS ноги, а на трансиверы. С Марвелом такое возможно? И, следовательно, TSE я не запущу, надо осваивать 1G-10G Multi-rate Ethernet PHY и MDIO к нему отдельно прикручивать... А это довольно прикольно) Я на 17.1 сначала собирал. Потом попробовал на 18.1. На 18.1 вылезла ошибка - в глубине TSE есть pll, которой на вход permit_cal приходит 1 из какого-то промежуточного уровня, но компилятор, начиная с версии 18.1 теперь проверяет, чтобы на этот вход приходила не константа, а locked из предыдущей pll. Типа, чтобы эта pll не стартовала, если на нее тактовая не пришла еще. Но визард этого не знает и лепит туда константу. Так что приходится вытягивать permit_cal наверх вручную. Не знаю, на последних версиях пофиксили ли уже?
  5. Там стоит 1SG280HU1F50E2VGS1 - это H-Tile. В Transciever Type только none или LVDS I/O выбрать можно.
  6. Столкнулся с проблемой, понять причину которой пока не могу: На плате Sargon Stratix 10 стоит марвеловский чип 88E11, подключенный по SGMII, который я успешно запускал на других платах с помощью TSE от Альтеры. На этой плате gbe1g_rx разведен на ноги PIN_M45 и PIN_M44. И при компиляции получаю сообщение фиттера: Error(16296): Pin gbe1g_rx is constrained to a location (PIN_M45) which does not support LVDS Soft-CDR mode. Error(16296): Pin gbe1g_rx(n) is constrained to a location (PIN_M44) which does not support LVDS Soft-CDR mode. Не могу найти, как это побороть. Получается, не все ноги поддерживают режим Soft-CDR, но в Parameter Editor нет способа его отключить. (В родных примерах от платы нет примера этого интерфейса вообще, поддержка отправляет к стороннему коммерческому разработчику) Подскажите, как это можно обойти?
  7. Так речь шла о том, что символ "," вместо ";" как раз и должен говорить компилятору, что два выражения, разделенные запятой нужно воспринимать как одно. По аналогии с языком Си. Причем, Верилог в операторе assign позволяет такое, а в always - не позволяет. Мне тоже это кажется нелогичным...
  8. Там не инит асинхронно обнулял все регистры, это был не общий сброс, с которым позволительно такое творить (и то, не всегда), там по логике сброс в 0 происходил только на такт и только в определенном регистре. Если на верилоге такое написать, сразу в глаза бросится, а вот если в .bdf или .tdf - то незаметно... PS хотя нет, заметно... в .bdf сигнал снизу заходит в блок, а не сбоку))
  9. Недавно подобное поведение наблюдал в проекте, в котором разработчик обнулял регистры через асинхронный сброс. Когда дизайн занимал мало места и разводился плотно, схема работала как надо, когда же требовалось много места и проект расползался по ПЛИС, сброс не успевал долетать в нужное время...
  10. unrar доступен в исходниках на C++
  11. Под двухмиллионный десятый Стратикс Quartus компилирует плохо и на 128ГБ, А Xeon-ы плохи тем, что память у них обычно медленная. Да и кэш L3 на новых AMD значительно прибавляет в скорости... В общем, AMD EPYC-2 должны рулить)
  12. а сколько HBM2 на борту? есть спецификации платы? или HBM2 встроена в FPGA?
  13. Подниму тему. Есть у кого-нибудь (за деньги) sata3 для Альтеры? Нужно только посекторное чтение без файловой системы, но с высокой скоростью чтения случайных блоков.
  14. Подскажите пожалуйста, как можно работать с отладочными интерфейсами ПЛИС в обход системной консоли и TCL-скриптов? Есть ли какие-нибудь библиотеки для С или С++ (для Windows), например, для обращения через JTAG к altera_virtual_jtag?
×
×
  • Создать...