MNP

я, само собой, сначала потыркал 'поиском', но этой ссылки (за которую отдельное спасибо), и ничего похожего - не выскочило. Спасибо всем за ответы. Во всяком случае теперь есть отправные точки. Надо переварить.

понятно, что 15р и 17р регистры требуют для псп меньше обратных связей , чем 16р. я только не понял, о чем код: если это про 8р псп , то вроде бы не те обратные связи (должны быть с 4 выходов)?

1.- так себе - это значит - обычная псп, а не более крутая, как например коды Голда? если да, то это сойдет, т.к. цель - создать шум и замешать его с сигналом; то есть получим поток из (2^n -1) 16-р. чисел с равномерным распределением? 2- спасибо, посмотрю

спасибо! нет ли какой нибудь ссылки?

Надо сделать на ПЛИС генератор случайных чисел (например 16-разрядных) 1. Можно ли для этого просто взять выходы 16-р (или более длинного) сдвигового регистра (генератора м-последовательности)? 2. Как затем получить нормальное распределение имея на входе равномерное?

Проект загружен в комп с архивного диска. Запускался на том же ISE 9.2 на котором создавался. Раньше тоже ничего не портилось.

спасибо! но за прошедшее время так же убиты еще три проекта, которые вчера и сегодня только открывал и выходил. Открывались нормально. В папках убитых проектов появились файлы "__ISE Repository_qqq.ise_.lock" - в них ссылки на папки в С:\...\Temp\ - что с ними делать - может кто знает? М.б. что-то с ISE? Срок годности? Помнится после установки его регистрировали на XILINX.

т.е. ввести заново все файлы - add source - я правильно понял? и все же напрягает - непонятна причина

Потребовалось заглянуть в сделанный несколько лет назад старый проект в ISE 9.2i WebPACK. Скопировал проект с диска, открыл, перекомпилировал, поглядел, закрыл. Сегодня запустил ISE - проект открывается как пустой! Глянул в папку проекта - оба файла qqq.ise и qqq.ise_ISE_Backup стали размером 175 кб вместо 832 кб, остальные файлы вроде на месте. Что происходит и что можно сделать в такой ситуации для восстановления проекта?

Осторожнее при использовании мегафункции LPM_ADD_SUB в QUARTUS 10.1! При установке мегавизардом этого (см. пристегнутый файл визарда) режима "суммирование с константой" она работает криво - передачу суммы в регистр (pipeline) делает со сдвигом на разряд вправо. Причина - в файле db/add_sub_snl.tdf (5-я строка снизу): pipeline_dffe[15..0].d = result_int[16..1] - вместо - pipeline_dffe[15..0].d = result_int[15..0]. Ошибка видна в RTL. Глюк вылезает только в этой ветке мегафункции ("_snl") , при других установках мегавизарда - вроде работает ОК. Интересно, исправлено ли в новых версиях квартуса? ---------------------------------------------------------------------------------------- не получилось пристегнуть 'add_sub_snl.tdf', поэтому ниже копирую его текст : ---------------------------------------------------------------------------------------- --lpm_add_sub CARRY_CHAIN="MANUAL" CARRY_CHAIN_LENGTH=48 DEVICE_FAMILY="Cyclone IV E" LPM_DIRECTION="ADD" LPM_PIPELINE=1 LPM_REPRESENTATION="UNSIGNED" LPM_WIDTH=16 ONE_INPUT_IS_CONSTANT="YES" aclr clken clock dataa datab overflow result --VERSION_BEGIN 10.1 cbx_cycloneii 2010:11:29:22:18:02:SJ cbx_lpm_add_sub 2010:11:29:22:18:02:SJ cbx_mgl 2010:11:29:22:19:52:SJ cbx_stratix 2010:11:29:22:18:02:SJ cbx_stratixii 2010:11:29:22:18:02:SJ VERSION_END -- Copyright © 1991-2010 Altera Corporation -- Your use of Altera Corporation's design tools, logic functions -- and other software and tools, and its AMPP partner logic -- functions, and any output files from any of the foregoing -- (including device programming or simulation files), and any -- associated documentation or information are expressly subject -- to the terms and conditions of the Altera Program License -- Subscription Agreement, Altera MegaCore Function License -- Agreement, or other applicable license agreement, including, -- without limitation, that your use is for the sole purpose of -- programming logic devices manufactured by Altera and sold by -- Altera or its authorized distributors. Please refer to the -- applicable agreement for further details. --synthesis_resources = lut 16 SUBDESIGN add_sub_snl ( aclr : input; clken : input; clock : input; dataa[15..0] : input; datab[15..0] : input; overflow : output; result[15..0] : output; ) VARIABLE pipeline_dffe[15..0] : DFFE WITH ( power_up ="low" ); overflow_dffe[15..0] : DFFE WITH ( power_up ="low" ); result_int[16..0] : WIRE; BEGIN result_int[] = (0, dataa[]) + (0, datab[]); pipeline_dffe[].clk = clock; pipeline_dffe[].clrn = !aclr; pipeline_dffe[].ena = clken; overflow_dffe[].clk = clock; overflow_dffe[].clrn = !aclr; overflow_dffe[].ena = clken; result[] = pipeline_dffe[15..0].q; pipeline_dffe[15..0].d = result_int[16..1]; overflow = overflow_dffe[0..0].q; overflow_dffe[0].d = result_int[16]; END; --VALID FILE lpm_add_sub_in.vhd

По сути предложенная Timmy структура кажется совпадает с IFIR (который подсказывал blackfin), но добавлен дециматор (и снижается требуемая скорость обработки), а в IFIR нули просто вставляются между входными отсчетами. Хотя fdatool и показывает огромный порядок IFIR ,к-во к-тов ИХ считается вместе с этими нулями, а на самом деле к-во умножений сильно падает. Спасибо, будем сравнивать варианты. Не получается только в fdatool посмотреть АЧХ IFIR при фикс.точке.

Я хотел попытаться поместить полосу крутого КИХ как раз в районе плоской части АЧХ CIC и обойтись без корректора , а широкий (относительно полосы КИХ) CIC лучше бы давил в районе нулей. У нас эти ФВЧ должны стоять на отводах длинного дециматора и можно вроде бы попробовать использовать его хвост . И еще фаза линейная. Очень интересно, спасибо. Если Вам попадалось описание такой структуры, просьба поделиться ссылкой. Я имел в виду расширение разрядности при сдвиге, умножитель 18х18 позволяет

Спасибо, верно ли я понял : 1)децимация, скажем на 10; фнч(антиэлайзинг) - ких (навернo простой) с fpass=600,fstop=(Fs/10-600) ; 2)крутой фнч ких (0.0001\80 дб); 3)интерполяция на Fs=625к, сис с нулями на частотах n*Fs/10 и спадом на 400 гц меньше 0.0001 дб. Не уяснил только, чему равна длина линии задержки для этого случая - половине длины ИХ результирующего фильтра? И еще вопрос - по лобовому варианту (с БИХ): для каждого звена бих fdatool выдает масштабный к-т; нельзя ли их как-то объединить в общий к-т усиления фильтра, а для исключения переполнения (для варианта с фикс.т.) сделать сдвиг вправо на входе?

Если я правильно понял, Вы предлагаете схему типа “Linear-phase DC Removal Filter “ Лайонса (http://www.dsprelated.com/showarticle/58.php) , но с ких-фнч на Fs/10 после децимации, а перед вычитанием сделать интерполяцию. Но ведь в интерполяторе нужен свой “крутой “ фнч - уже после восстановления Fs?

ну можно предположить - переходный процесс при подаче сигнала - как выброс или звон при подаче перепада на к.контур . Для нас важно чтобы все работало в статике правильно -------------------- И еще вопрос - при настройке квантизатора FDATOOL на одинарный формат пл.т. Матлаб экспортирует к-ты все равно в двойном формате (64 бит IEEE754). Чем бы проще сконвертировать его в одинарный (на этой структуре будет кучка фильтров,много к-тов, так что вручную муторно)