Перейти к содержанию
    

VBKesha

Участник
  • Постов

    26
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о VBKesha

  • Звание
    Участник
    Участник
  • День рождения 03.07.1984

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array
  1. Radiant с сайта magnet:?xt=urn:btih:HGKL3ABBFNR5TOIKS5K2WKW5ZJACZ2IB чисто радиант ничего противозаконного
  2. В линкере расписать так чтобы нужная уобласть не попадала не в одну секцию. После этого объявить указатель на эту область.
  3. Было такое на 16 версии. Отключил в настройках что связанное со Smart(сейчас под рукой квартуса нет) и компиляция стала нормально проходить.
  4. А сигналы RESET с переферии снять не забыли?
  5. У меня 16.1 оочень глючно работал и часто падал, пришлось откатится на 16.0 большинство проблем исчезло.
  6. Что то мне кажется что oc_system.xml создаётся Qsys автоматически. hps_common надо отдельно смотреть.
  7. Спасибо за подсказку, нашёл здесь https://www.altera.com/content/dam/altera-w...opc_builder.pdf частоту можно через SYSTEM_INFO получить.
  8. Возможно я неправильно выразился. Но вопрос о том как получить частоту клока остаётся открытым.
  9. Ну так то оно так, но вот есть допустим UART то что он даёт на выходе конечно само по себе завязано на входящий клок, но при этом всё равно он считается асинхронным.
  10. Сижу пишу свое IP Core для Quartus SoPC (Проверил в QSys тоже работает). Проблема в том что на выходе интерфейс асинхронный и чтобы его генерировать нужно знать клок который приходит на ядро. Кто нибудь знает как это сделать?
  11. Вот тут в разделе "Настройка U-boot" вроде расписано как делать через U-Boot если я правильно понял. Судя по HWLIB его можно включить/выключить, заинвалидить итд, глубже пока не копался. Для L2 можно назначить фильтр для прямого обращения. Вроде бы порты имеются ввиду только для прямой работы FPGA<->DDR судя по этой картинке а то что висит FPGA->HPS не имеет к этому отношения. По многим вопросам можно более менее пытаться более менее понять глядя на HWLIB.
  12. Поддерживает. А вот насчёт загрузки FPGA не уверен, загрузится с FPGA он да должен мочь. Потому что они почти всегда под этими терминами имеют ввиду u-boot цитата из https://rocketboards.org/foswiki/view/Docum...Generation_Flow The Preloader is based on the SPL (Secondary Program Loader), which is a component of U-Boot, the open source bootloader. Полностью смысла нет, потому как некоторые моменты документированы почти никак, проще распотрошить MPL и там где он делает прыжок на загружаемую прогу добавить свой код.
  13. Без SOC сабж так и назывался DE0-NANO и он есть в продаже до сих пор http://www.terasic.com.tw/cgi-bin/page/arc...=139&No=593 DE0-Nano-SoC платка интересная но достать в России по нормальной цене у меня не вышло, это единственное что омрачает данный девкит.
  14. Зачем на тестовой схеме два UART-Lite? Стартует ли проц вообще? Правильно ли согласованы скорости? Не перепутаны ли ноги RX/TX?
  15. В комплекте софта для этого чипа идёт утилита alt-boot-disk-util.exe которая умеет писать прелоадер, но раздел всё равно должен быть уже создан какой нибудь прогой. Да в принципе дебаг скрипт вполне себе текстовый файл просто с набором команд дебагера. Имеет ли прелоадер main зависит от самого прелоадера, MPL имееет, а тот что идёт с U-Boot вроде бы нет. Пишется он обычно без проги и потом уже загружает её. Про флешку не написали потому что если уйти от DE0-Nano-SoC то чип может грузится ещё и из QSPI/NAND/FPGA а там обычно файловых систем нет, и прелоадер может брать прогу по каким либо адресам. Вообще это проц серии A их использование обычно подразумевает использование операционки а не чистый BareMetal вот поэтому и столько проблем. По сути да BootROM загрузит прогу и стартнаёт её, вот поэтому по манулам обычно всё разбивают на этап BootROM->Preloader->Soft. Прелоадер обычно инициализирует DDR, и уже в неё может закинуть основную программу и стартануть выполнение чтобы на всё хватало. Тут выполнить прогу из RAM тоже не проблема, грузишь дебагером прогу в RAM и выполняешь, основная проблема(для меня), это инициалировать процессор, там куча заморочек что проще в итоге взять готовый инициализатор и использовать чем пытаться это самому сделать.
×
×
  • Создать...