реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> операции на VHDL, операции на VHDL
Anton1990
сообщение Apr 3 2017, 17:21
Сообщение #1


Частый гость
**

Группа: Участник
Сообщений: 92
Регистрация: 26-04-12
Пользователь №: 71 584



Всем добрый день.
Вопрос, наверняка, уже избитый.
Есть сигналы
a, b : std_logic_vector(5 downto 0);

необходимо осуществление следующих операций:
a+b
a-b
a*b
a>b
a<b и т.д.

Эти операции осуществляются с числами знаковыми или беззнаковыми? Как этим управлять (знаковость/беззнаковость)?
Заранее всем спасибо.
Go to the top of the page
 
+Quote Post
Александр77
сообщение Apr 3 2017, 18:36
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 533
Регистрация: 10-07-09
Из: Дубна, Московская область
Пользователь №: 51 111



Наверное разработчик на начальном этапе должен знать какими у него будут данные.
Далее опираясь на знания преобразуют std_logic_vector либо в unsigned, либо в signed.
Go to the top of the page
 
+Quote Post
Мур
сообщение Apr 4 2017, 06:06
Сообщение #3


Знающий
****

Группа: Свой
Сообщений: 677
Регистрация: 7-06-06
Из: Харьков
Пользователь №: 17 847



На мой взгляд выяснить все нюансы не сложно, сделав пример с тестбенчем... вот это и будет момент истины
Go to the top of the page
 
+Quote Post
Anton1990
сообщение Apr 4 2017, 15:48
Сообщение #4


Частый гость
**

Группа: Участник
Сообщений: 92
Регистрация: 26-04-12
Пользователь №: 71 584



Цитата(Александр77 @ Apr 3 2017, 21:36) *
Наверное разработчик на начальном этапе должен знать какими у него будут данные.
Далее опираясь на знания преобразуют std_logic_vector либо в unsigned, либо в signed.


Предположим я знаю какие у меня данные, например, знаковые.
Но я то указал? что работаю с std_logic_vector и не хочу преобразовывать в signed, ведь указанные операции можно производить и с std_logic_vector.
А вот как их будет реализовывать компилятор?

Цитата(Мур @ Apr 4 2017, 09:06) *
На мой взгляд выяснить все нюансы не сложно, сделав пример с тестбенчем... вот это и будет момент истины

Это конечно да, просто хотелось бы подтверждения.
Ладно поствлю вопрос по-другому:

a, b : std_logic_vector(5 downto 0);

Указанные операции гарантированно будут проводиться в знаковом виде? Независимо какой модуль подключен ....unsugned или ...signed
c <= signed(a) + signed(cool.gif;
c <= signed(a) * signed(cool.gif;
if signed(a) > signed(cool.gif then ....

А если так то гарантированно что все операции беззнаковые?
c <= unsigned(a) + unsigned(cool.gif;
c <= unsigned(a) * unsigned(cool.gif;
if unsigned(a) > unsigned(cool.gif then ....
Go to the top of the page
 
+Quote Post
Tausinov
сообщение Apr 4 2017, 16:09
Сообщение #5


Частый гость
**

Группа: Участник
Сообщений: 76
Регистрация: 19-10-13
Пользователь №: 78 795



Вставлю свои 5 копеек. ИМХО, все зависит от подключаемых библиотек. Если пользоваться рекомендуемой numeric_std, то ни одна из этих операций выполнена не будет.

Например, все возможные перегрузки сложения:

function "+" (L,R: UNSIGNED ) return UNSIGNED;
function "+" ( L,R: SIGNED) return SIGNED;
function "+" ( L: UNSIGNED; R: NATURAL) return UNSIGNED;
function "+" ( L: NATURAL; R: UNSIGNED) return UNSIGNED;
function "+" ( L: INTEGER; R: SIGNED) return SIGNED;
function "+" ( L: SIGNED; R: INTEGER) return SIGNED;


Т.о. для вашего случая просто не найдется нужной функции и вам придется в явном виде привести типы. Это позволит избежать в дальнейшем вопросов, как с вашей стороны при повторном просмотре кода спустя какой-то срок, так и со стороны коллег или других причастных.
Другой вариант - сразу использовать нужные сигналы - unsigned или signed, а для того, чтобы понять, из названия их тип, можно добавлять _u или _s, в отличие от _slv, например, для обычного вектора.

Как-то так.

P.S. на счет последнего вопроса - да.

Сообщение отредактировал Tausinov - Apr 4 2017, 16:13
Go to the top of the page
 
+Quote Post
Flip-fl0p
сообщение Apr 4 2017, 18:28
Сообщение #6


Местный
***

Группа: Участник
Сообщений: 213
Регистрация: 11-06-13
Пользователь №: 77 140



Цитата(Tausinov @ Apr 4 2017, 19:09) *
Вставлю свои 5 копеек. ИМХО, все зависит от подключаемых библиотек. Если пользоваться рекомендуемой numeric_std, то ни одна из этих операций выполнена не будет.

А вот и неправда.
Необходимо производить преобразование типов, правда конструкции получатся монструозные, но работать будут.

Go to the top of the page
 
+Quote Post
Tausinov
сообщение Apr 5 2017, 05:48
Сообщение #7


Частый гость
**

Группа: Участник
Сообщений: 76
Регистрация: 19-10-13
Пользователь №: 78 795



Цитата(Flip-fl0p @ Apr 4 2017, 21:28) *
А вот и неправда.


Что именно неправда, так и не понял?
Если использовать ieee.std_logic_unsigned, например, то приведения типов не нужны.

Цитата
Необходимо производить преобразование типов

Цитата(Tausinov @ Apr 4 2017, 19:09) *
Т.о. для вашего случая просто не найдется нужной функции и вам придется в явном виде привести типы.


Я, вроде, об этом и написал.
Go to the top of the page
 
+Quote Post
quato_a
сообщение Apr 5 2017, 06:05
Сообщение #8


Участник
*

Группа: Участник
Сообщений: 46
Регистрация: 27-07-11
Из: Зеленоград
Пользователь №: 66 439



Цитата(Tausinov @ Apr 5 2017, 08:48) *
Что именно неправда, так и не понял?
Если использовать ieee.std_logic_unsigned, например, то приведения типов не нужны.

Я, вроде, об этом и написал.


ieee.std_logic_unsigned / std_logic_signed устаревшие библиотеки, рекомендуется юзать ieee.numeric_std с приведением типов. sm.gif


--------------------
Суббота начинается в понедельник
Go to the top of the page
 
+Quote Post
Flip-fl0p
сообщение Apr 5 2017, 06:07
Сообщение #9


Местный
***

Группа: Участник
Сообщений: 213
Регистрация: 11-06-13
Пользователь №: 77 140



Цитата(Tausinov @ Apr 5 2017, 08:48) *
Что именно неправда, так и не понял?
Если использовать ieee.std_logic_unsigned, например, то приведения типов не нужны.

А стоит ли вообще применять стороннюю библиотеку ?
Строгое соблюдение стандарта - это ещё один шаг для минимизации ошибок в проекте.




Сообщение отредактировал Flip-fl0p - Apr 5 2017, 06:07
Go to the top of the page
 
+Quote Post
Amurak
сообщение Apr 5 2017, 06:25
Сообщение #10


Частый гость
**

Группа: Свой
Сообщений: 147
Регистрация: 18-11-12
Пользователь №: 74 459



Цитата(Flip-fl0p @ Apr 5 2017, 09:07) *
А стоит ли вообще применять стороннюю библиотеку ?
Строгое соблюдение стандарта - это ещё один шаг для минимизации ошибок в проекте.

А библиотеки "ieee." разве не считаются стандартными?
Go to the top of the page
 
+Quote Post
andrew_b
сообщение Apr 5 2017, 06:58
Сообщение #11


Профессионал
*****

Группа: Свой
Сообщений: 1 733
Регистрация: 30-12-04
Из: Воронеж
Пользователь №: 1 757



Цитата(Amurak @ Apr 5 2017, 09:25) *
А библиотеки "ieee." разве не считаются стандартными?

Не всё, что лежит в ieee, является стандартным. Так исторически сложилось: https://tams.informatik.uni-hamburg.de/vhdl.../FAQ1.html#4.11
Go to the top of the page
 
+Quote Post
Flip-fl0p
сообщение Apr 5 2017, 07:12
Сообщение #12


Местный
***

Группа: Участник
Сообщений: 213
Регистрация: 11-06-13
Пользователь №: 77 140



Цитата(Amurak @ Apr 5 2017, 09:25) *
А библиотеки "ieee." разве не считаются стандартными?

Вот тут вот неплохо объяснено. http://vhdlguru.blogspot.ru/2010/03/why-li...-preferred.html
Вот перевод http://blablacode.ru/vhdl/496
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 28th April 2017 - 06:19
Рейтинг@Mail.ru


Страница сгенерированна за 0.01496 секунд с 7
ELECTRONIX ©2004-2016