elins

Может быть Вам поможет это: "The watchdog timer resets are internally generated by the watchdog timers when they are enabled and the timer expires. There are three different watchdog timers in the PS: one system-level timer (SWDT) and one private timer in each of the two ARM cores (AWDT0 and AWDT1). The system-level timer reset signal always resets the entire system, while the private watchdog timers can either reset just the ARM core that housed it, or the entire system. " взято из ug_585 в том же описании табличку 26-1 гляньте.

Уважаемый, Dubov. Коллеги с форума по своей доброте душевной предлагают Вам проверенные своим опытом варианты реализации "туманной" задачи обмена. Никто тут, кроме Вас, не "выдумывает", ибо в своем старттопике Вы написали Если бы Вы изначально в топикстарте нормально описали задачу, чтобы мы тут не гадали, что Вам в итоге нужно?... ... столько вопросов бы к Вам не возникло и никто бы тут ничего не выдумывал... Правильно поставленный вопрос - половина ответа. Уважаемый iosifk правильно сказал:

Доброго всем дня. В данной ветке упоминались микросхемы Marvell 88E1XXX. Поэтому пишу здесь. Пожалуйста, подскажите мне неопытному, как стрясти с Marvell полноценное описание на 88E1116R. На сайте производителя выложены лишь краткие технические описания. Либо если есть у кого, прошу поделиться.

Как Вам уже ответили в соседней ветке, код на Verilog в чистом виде на плату не залить. Разработчику обязательно нужно знать конфигурацию платы - тип ПЛИС, тип конфигурационной флеш-памяти, аппаратные варианты загрузки и отладки. Без работы непосредственно с платой разработчику будет весьма и весьма трудно достичь рабочего варианта.

Описание на Кит http://www.sysmc.ru/Data/Sites/1/media/dow...als/hw_mbks.pdf Страница 6 "На плате расположены следующие узлы: ... - Батарейный отсек для одного элемента питания типоразмера AA" Сменные радиомодули на кит разные. На разные мощности, с разным исполнением, в том числе типом антенны. За что купил - за то и продаю...

Вы возможно правы. Цифра 1,5 км была указано мной некорректно. Одно из последних применений данных устройств было в строительстве крупного завода... На этапе котлована и заливки фундамента, как система мониторинга усадки. Длина котлована 1,5 км. Устройства не обслуживаемые. Установил в момент заливки и снимаешь данные, пока не сдохнет батарея. Предполагаю, что был не один приемник в той системе. Однако по ТЗ данные устройства дожны работать от ААА 1,5/2 года. И по словам разработчика подобные сроки достижимы.

Есть похожие готовые и отлаженные решения. Передатчик на 868МГц или на 2,4 ГГц. Запитка от ААА, передача данных с интервалом 30 сек. Дальности до 1,5 км в прямой видимости. Уже успешно применяются в продукции российских производителей. http://www.sysmc.ru/mbee-v30.aspx Знаком с разработчиком этих модулей лично. Могу свести, пообщаетесь.

Labdien! Добрый день. Если я не ошибаюсь, то трудосустройство в Латвии иностранца, например, россиянина, подразумевает под собой целый ряд юридических процедур, занимающих около 4-6 месяцев. По-моему нужно доказать, что внутри страны такого специалиста найти не представляется возможным и только тогда государство разрешит принять тебя на фирму официально. Согласившись и пройдя собеседование сейчас, иностранцу придется ждать полгода, прежде чем приступить к работе непосредственно на рабочем месте... Или сейчас ситуация с трудовым законодательством в Латвии обстоит иначе? Может смягчили, ибо все разъехалдись и толковых кандидатов осталось "по пальцам"?

Добрый день. С момента публикации поста прошло не мало лет :) Надеюсь, что за это время народонаселение разобралось вдоль и поперек с этой моделью проца. Я работаю с DSP впервые. Пытаюсь скрестить этот тигр с ПЛИС. Столкнулся с теми же проблемами, что и автор даннго поста. Проц также стартует после ПЛИС, которая держит некоторое время reset для проца. Режим загрузки - eboot. Однако во флеше ничего не лежит. Эмулятор к плате цепляется, простейшие тесты для DSP из внутренней памяти во внутреннюю память проходят, но когда пытаюсь организовать простейший цикл чтения из внешней памяти (ms1 по 0x3800000 - как раз ПЛИС) - эмулятор виснет, приходится перезагружать плату, заново заливать прошивку в ПЛИС и заново стартовать visualDSP. На ПЛИСке пока что ответной части не организовано, я лишь посадил выводы external port DSP на ChipScope, была мысль увидеть на них какую-то активность при работе проца, а также шины данных и адреса. По шине адреса активности тоже нет (0x3800000 не выставляется). Коллеги, прошу совета, куда посмотреть?

1. Развети плату без косяков, тем более сложную, с первого раза оочень трудно. Обычно с третьей итерации удается большинство блох выловить. Соответственно, сроки разработки растут. 2. Как отнесется первая фирма-разработчик к тому, что проект "нужно отдать"? Боюсь новой компании из документации мало что достанется, будут "рисовать" заново, соответственно сроки и деньги...

Тема подвисла в воздухе. Хочу добавить пару строк как начинающий разработчик. В этой теме большое количество реплик и ответов высказано опытными ПЛИСоводами и состоявшимися специалистами. "Пути" проектирования у таких спецов давно отработаны, каждый привык к определенному софту, к определенным семействам и необходмые операции и этапы проектирования они часто делают по-разному ("по-своему"), можно это назвать своего рода "капризами опытных плисоводов" :) Тем, кто только ищет свои пути проектирования, кто только начинает и кто не может определиться с чьего (Altera или Xilinx) же продукта начать, может пригодиться мой опыт недавнего поиска и собственно результат. Я посидел пару лет на Altera, сыклон2 и сыклон3. Уровень сложности проектов был средний(может ниже) - например, опытный образец БЦОС радиолокационного комплекса (АЦП + ПЛИС + ПК). АЦП 200 МГц, на ПЛИС сидел НИОС2, который "собирал" данные с АЦП, паковал в пакеты и по Ethernet 100 кидал на ПК... После был перерыв и ПЛИСами я не занимался года три. В данный момент с радостью возвращаюсь в это дело, но по месту работы приходится осваивать Xilinx, V2, S3, S6 и иже с ними... Пару месяцев в спокойном темпе ищу удобный путь проектирования. Конечно же постоянно вспоминаю Altera и сравниваю с Xilinx. Мои выводы таковы: - Altera очень радовала свои софтом прежде всего. Я тепло вспоминаю, что все этапы проектирования Quartus выполнял без особых к нему нареканий. Малое количество глюков (по сравнению с ISE) и интуитивно понятный интрефейс делает Altera очень хорошим продуктом для старта, для начинающих. Уж точно альтеровский схематик не глючил так, как ксилиновский, а для начинающих схематик очень важен, как не крути (одняко совет стартующим, побыстрее с него слазьте на HDL). По поводу констрейнов к Altere притензий не помню, удобный софт позволял уже в то время группировать в нужном виде шуcтрые куски проекта "покучнее", в результате чего проекты собирались на нужных скоростях. СигналТап, который тут так часто упоминался - тоже легко понятен. Запустил и пожалуйста - работает. Все-таки про ЧипСкоп такого не скажу(он посложнее в настройках). Проблем с освоением и настройкой NIOS тоже особо не помню; гибкий, простой в использовании, это часто выручало. Я сделал упор в осном на софт, разнообразие семейств и их возможности не упоминаю. Только начинающим разбираться с ПЛИС - это пока что мало что даст. - Xilinx - софт место очень слабое. Схематик откровенно слаб и глючен; синтезатор "рисует" в RTL часто совсем не то, что от него хочется получить. К данному моменту я пришел к следующему пути разработки под ксилинкс: 1. создание исходных HDL-файлы проекта - редактор ISE (файлы корок в том числе) 2. behavioral моделирование - ModelSim. 3. cинтез проекта - Synplify Pro 4. трансляция - ISE 5. моделирование - ModelSim. 6. генерация фалов прошивок - ISE. ПЫ СЫ схематик стараюсь вообще не пользовать - больше нервов потратишь. Итак софт - явный минус ксилинкса, однако я не кручу носом, т.к. есть нормальная интеграция ксилинкс с более заточенным под определенные задачи софтом (Synplify, Modelsim...), также несомненным плюсом в ксилинксе является большое количетсо IP-ядер, большое количество людей, работающих с этими продуктами, форумы, народная поддержка, так сказать. Это позволяет очень быстро найти ответы на многие возникающие вопросы. Любой опыт "мыканья" и поиска будет полезен и неизбжен для начинающего. Altera или Xilinx? - думаю нужно уметь готовить и то и другое, просто торопиться нужно медленно. Удачи всем!

Спасибо за ответы. Стало понятно.

в заголовке модуля тип переменной указан "reg [35:0] tsti;" В описании на ZBT память нашел описание про так называемые биты паритета. Шина данных разрядности 36, из них 4 бита - те самые биты паритета (DQPx). Что они из себя представляют мне из описания не ясно "Functionally, these signals are identical to DQx". Очевидно автор модели на cypress таким хитрым образом формирует те самые биты. tsti[35] = tsti[34] ^^ tsti[33] ^^ tsti[32] ^^ tsti[31] ^^ tsti[30] ^^ tsti[29] ^^ tsti[28] ^^ tsti[27]; tsti[26] = tsti[25] ^^ tsti[24] ^^ tsti[23] ^^ tsti[22] ^^ tsti[21] ^^ tsti[20] ^^ tsti[19] ^^ tsti[18]; tsti[17] = tsti[16] ^^ tsti[15] ^^ tsti[14] ^^ tsti[13] ^^ tsti[11] ^^ tsti[11] ^^ tsti[10] ^^ tsti[9]; tsti[8] = tsti[7] ^^ tsti[6] ^^ tsti[5] ^^ tsti[4] ^^ tsti[3] ^^ tsti[2] ^^ tsti[1] ^^ tsti[0]; Однако вопрос остается открытм, не понимаю :(

Друзья и коллеги, подскажите, что за конструкция на Verilog? Качнул модель памяти с cypress. Название модели CY7C1470V33-1XW-Verilog. Внутри есть конструкции такого плана: tsti[8] = tsti[7] ^^ tsti[6] ^^ tsti[5] ^^ tsti[4] ^^ tsti[3] ^^ tsti[2] ^^ tsti[1] ^^ tsti[0]; Операция ^ - понятно, а что означает "^^" в данном случае?

Подскажите по этому же вопросу. Я использую PCI корку в режиме PCI Bridge. Со стороны ПЛИС я смотрю в сторону PCI корки как master шины Wishbone. В описании на корку сказано, что в этом случае я со стороны ПЛИС могу read-only configuration Image0, т.е. могу как бы только читать текущую конфигурацию PCI. А вот как ее читать Wishbone master-ом? Конкретно - какой адрес выставлять на шине wishbone? Это будет обычная операция чтения по wishbone? Мне с ПЛИСки необходимо узнать, какой базовый адрес мне определила ось, я предположил аппаратно его читать из "Base Address Register 0" (0x10), но как обратиться к эттому регистру со стороны мастера Wishbone понять не могу.