Проектирую плату с ПЛИС и ддр3 памятью, перед этим выполнил проект на 5CEFA5F23 на х32 HMC DDR3 два корпуса памяти,
новая задачка - нужен меньший габарит, поэтому есть идея применить Cyclone V 5CEBA4F17 в Fineline BGA 256
корпусе но уже с х16 SMC DDR3 один корпус памяти.
Читаю даташит:
Cyclone V Device Handbook в разделе
Memory Interface Pin Support in Cyclone V Devices
DQ/DQS Groups in Cyclone V E
Table 6-5: Number of DQ/DQS Groups Per Side in Cyclone V E Devices
This table lists the DQ/DQS groups for the sof memory controller.
Для 256-pin FineLine BGA Top Left Right Bottom имеем 0(zero) х16 групп,
хотя для х8 имеем Top - 2, Left - 1, Right-2, Bottom-3.
Никому не верю)), беру собираю проект с DDR3 SDRAM Controller with UniPHY,
выводы располагаю в банках (3B 4A) Bottom (5A 5B) Bottom,
проект компилируется без ошибок, но опасения-то остаются.
Помогите пожалуйста советом, был ли успешный опыт реализации проекта в подобной конфигурации?
На что обратить внимание?
Вообщем любой информации/совету буду рад.
банки (5A 5B) Right
