Перейти к содержанию
    

Мур

Свой
  • Постов

    1 359
  • Зарегистрирован

  • Посещение

Репутация

1 Обычный

Информация о Мур

  • Звание
    Профессионал
    Профессионал
  • День рождения 06.08.1955

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Посетители профиля

8 614 просмотра профиля
  1. Я не идеал... Это мой первый опыт общения с подобными SOC системами, если не считать мое 3-х летнее творчество в ISE. Там дружественная среда и дискомфорта не испытывал! Может немного атрибутами более насыщено... Не исключаю и надеюсь, что качественный скачок впереди. И я по достоинству оценю сей инструментарий! Но пока что напрягает... Кстати, в серьезных НИИ времен СССР искали подобных зануд, которые умудрялись находить изъяны в уже отработанном, казалось, материале для рядового состава в войсках! В итоге выявлялись тупиковые сценарии поведения операторов и документация качественно обогащалась. Благодарность шла от обычных работников войны и спасла не одну жизнь!
  2. Обращает внимание на нелепость подхода в системе VIVADO , которую я уже на автомате обходил применением дополнительного редактора, чтобы править VHDL код, который прячут пометкой Read-only ,а править необходимо, глядя на итоговые тексты, где теряются мои целые шины и сигналы за порождаемыми оболочками. Уже не обращал внимание на эту особенность! Стоп, думаю, а ведь это фигня! Спасти дизайн руками - последний ход дизайнера! Уже сколько раз так спасался... ...Помнится лет 20 назад возмущались, что теперь ограничивают доступ к привычному редактированию в самом низу сборок. ...И в пределе получили вот такое уродство -уже на уровне исходных кодов запрет... Идиотизм! Верно говорил мой приятель, что 21 век - век ХАЛТУРЫ! ЗЫ. Навигация по тексту с маркерами отсутствует. Только поиск с маркировкой без возможности запомнить важные места ущербно! Вертикальные редакции с ALT сразу по нескольким строкам сразу раздражает... Вот почему спасаюсь в других редакторах!
  3. Мои находки при освоении VIVADO Серьёзные проблемы заключительного этапа сборки и отладки.docx Пришла интересная мысль,- уж коль мне привычнее работать в логике,- сделать проект под МикроБлейз и заливать один раз PL без этих финтов и полноценным просмотром на ILA...
  4. Подборка от Гарсия Хавьера https://ohwr.org/project/soc-course/wikis/home Многим будет кстати! ..важный сейчас для меня вопрос, связанный с пуском дизайна PS+PL, где мне необходимо глянуть через ILA сигналы обращения к одному регистру моего IP , чтобы убедится, что примитивная логика работает. Как оказалось, вижу косвенно, что PL работает, а вот от PS тишина (хотя программно я через паузу делаю только запись по этому фиксированному адресу регистра)! Мне не понятно, как убедиться в факте выполнения этой программы на А9? Можно ли записать эту программу через JTAG как на PL ? FSBL я понял, через uCD грузится... Но мне важно видеть временную от ILA, а это на ВИВАДе! Что я тут намудрил ? Дважды грузить (чтобы видеть анализатор) наверное не верно... Спасибо за вектор верного движения и намек на мой косяк!..
  5. О... GEEKOM подтянулся! На АМД- таки. И охлаждение улучшен... Информирую..
  6. И все же, хоть баталии пошли в сторону оценки HDD\SSD(как буд-то именно это определяет удобство в работе плисовода), вариант Minisforum UM790 PRO подымается скоро до 890, да и концентраторы USB4 подтянутся... Такой сюжет, согласитесь, будоражит и обнадеживает на качественный скачок в творчестве. Так что температура на процессоре будет в форсаже ниже 79 градусов... Пугает только одно,-как бороться с монополией производителей, допускающих иногда брак в своих изделиях и если ты рискнул на эксперимент раньше кульминации мирового кризиса, и на прямую (в целях экономии времени и средств) через Алиекспресс , без посредников (все-таки страховка!), взять этого микро-монстра в расчете на следующие 10 лет? К кому потом обращаться? Кстати, сомнительно, что 4 нм норма будет сохранна 10 лет при диффузионных процессах на 60град........................ Да и у самих тут сервис лукавый... Как говорят мудрецы,- "каждый умирает в одиночку"!
  7. Спасибо! Ценю ваше мнение... В моем случае моя CUDA-видяха с выходом на 3 монитора остается за бортом... Грущу...
  8. Остается только прикинуть стоимость ошибки в игре ... и затяжного синтеза при сборке дизайна на дорогую FPGA... Радует возможность работы с двумя хорошими мониторами!
  9. Подозреваю , что обсуждаемый вариант всерьёз не воспринят и имеет ранг не более чем геймерская станция для убийства времени сыкопехотой....
  10. Получается, что в этой коробочке по части надежности на первом месте стоит SSD, а не проц и DDR ! В крайнем случае, после покупки этого могучего шедевра, нужно тупо поменять SSD на самый надежный на сегодняшний день... И оставить родной для хранения образа текущего и надежного.(Видел обратную на ютубе информацию о плохой идее хранения данных на SSD. Якобы без подачи питания разряд ячеек памяти ускоряется)
  11. ...Вот потому и смотрю на USB4 как возможность расширения подключений (в том числе и HDD). На месте разработчиков я бы ставил сразу USB4 2.0. Уж коль тут узкое горлышко получается! К тому же концентратор следует явно дополнить своим питанием, с учетом возрастающих требований по запитке обширных вариантов пользователей.... Если увидите стоящее, сообщите! Это меня сдерживает, признаюсь.
  12. Спасибо! ...В этом дополнительном ключе бросается в глаза, что нет пока рынка HUB USB4 to USB 3.2 or USB 2.0... Маневр ограничен, к сожалению.
  13. Народ! А как вам Minisforum UM790 PRO ??? https://dzen.ru/video/watch/652020f2edef087b73b170c8?from_site=mail Тут термо режимы полегче будут...
  14. Открыт доступ к https://docs.xilinx.com/r/en-US/ug893-vivado-ide/References Понравилось https://mpsu.github.io/APS/Vivado%20Basics/How%20to%20use%20Source%20Window.html Нюансы стоит учитывать сразу
  15. Есть важный вопрос об общем ФЛОУ.. Это касается поэтапной сборки всего дизайна, когда есть отлаженные заготовки, но их надо вплести в архитектуру PS. Конкретно, в варианте многих BRAM и GPIO, куда надо подключить логику, взаимодействующую через регистры и ячейки памяти. Речь о промежуточном случае, когда я разрываю шины адреса, данных,стробов управления от BRAM(а их много!) и вешаю пины, которые не подключены вовне. Получается я перейти к Витис уже не могу ввиду отсутствия файла битстрима\конфигурации! И пока я не подключу ВСЕ оборванные сигналы я не могу иметь промежуточную отладку в Витис! Что вы посоветуете стратегически? Какой пример можно глянуть, чтобы соотнести свои задачи с принятыми стратегиями подобного построения? Вообще тема много-уровневой иерархии мне весьма интересна. Даже в диаграммном отображении! Как сделать красиво и без костылей? И на что обращать внимание для полноценного обновления исходников при добавлении или модификации HDL или Diagrams? (Я понял, что там живет какое-то залочивание, которое не так просто снять). В общем обидно тормозит рост. Благодарен буду любой информации на эту тему! Спасибо!
×
×
  • Создать...