[_sda 0]

По мне, так лучше выложить qsf файл.

qsf_pin.rar

[warrior-2001 0]

Вернусь из командировки к понедельнику-посмотрю.

[warrior-2001 0]

Сильно криминального ничего не вижу. Однако использование PARTITION может сыграть злую шутку - был у меня опыт негативный. Лучше сперва все запустить, а потом уже выделять блоки.

 

В свое время занимался моделированием DDR3. Долго бились, запустили, узрели, что работает. Времянка была близка к тому, что потом увидели в железе. Тоесть моделить саму корку смысла нет. Потом вместо этого в тестовом окружении сделали модель памяти с универсальной шиной (AMBA AXI) и успокоились. Время моделирование таких тяжелых мегафункций слишком велико!

[_sda 0]

Сильно криминального ничего не вижу. Однако использование PARTITION может сыграть злую шутку - был у меня опыт негативный. Лучше сперва все запустить, а потом уже выделять блоки.

 

В свое время занимался моделированием DDR3. Долго бились, запустили, узрели, что работает. Времянка была близка к тому, что потом увидели в железе. Тоесть моделить саму корку смысла нет. Потом вместо этого в тестовом окружении сделали модель памяти с универсальной шиной (AMBA AXI) и успокоились. Время моделирование таких тяжелых мегафункций слишком велико!

Спасибо! Получается моделировать корку смысла нет, отлаживать в железе - тоже непонятно как. Насколько в настройке поможет emi toolkit - тоже неизвестно,пока он мне сообщил только что не проходит калибровка, так это и так видно по флагам состояния. А почему не проходит калибровка не сообщает. Так что я пока отключил корку из проекта, пока суть да дело займусь отладкой других блоков. Ещё как на грех нашёл ошибку в скриптах корки, неправильно указывался путь опорной частоты для корки и таймквест не анализировал все выходы PLL. Как эту ошибку убрать не разобрался, не силён я в тикле.

Я просмотрел осциллографом все управляющие сигналы для SDRAM, в отдельном проекте генерировал тестовые сигналы - криминала не увидел. Питание в допуске, терминаторы стоят, слэки нормальные - фиг его знает что этой корке ещё надо. У Вас тоже видимо нет каких либо практических рекомендаций как узнать почему не проходит калибровка?

[warrior-2001 0]

Я как-то уже писал свой алгоритм действий.

1) Собрал боевой проект - не работает. Помучался с ним - не помогло.

2) Сделал тестовый проект - не работает. Помучался с ним - не помогло.

3) Скачал проект референсный от Альтеры под данный тип ПЛИС, настроил под проект. Помучался с ним - не помогло.

4) У меня было несколько микросхем DDR3 памяти. Настроил референсный проект от Альтеры на одну микросхему памяти - продвинулся чуть дальше.

5) Пошел пинать схемотехника! В течении нескольких часов он нашел баг при пайке рассыпухи вокруг DDR3 памяти.

6) Все проекты запустились!

[_sda 0]

Спасибо! Значит emi toolkit Вы не пользовались? А должно ли быть напряжение на резисторе ножки oct_rzqin? У меня 0.

 

[Koluchiy 0]

Спасибо! На днях собираюсь опять вернуться к этой теме ибо действительно отладка в железе - это нечто!

Кстати,если фиттер при сборке не ругается - это есть необходимое и достаточное условие для нормального функционирования IP? Дело в том что я немного отошёл от варианта распиновки предложенного скриптом, но фиттер проглотил и не ругается. А вот если я выложу здесь схему подключения SDRAM к FPGA найдутся ли желающие окинуть её зорким оком? Ребята, очень на вас надеюсь, ситуация совсем поганая...

 

Я читер, и у меня была отладочная плата (но я ее сам выбил :) ). Поэтому была уверенность в том, что железо правильное. Но все равно сначала запустил в симуляторе.

 

Кстати,если фиттер при сборке не ругается - это есть необходимое и достаточное условие для нормального функционирования IP?

Если констрейны правильные.

 

А вот если я выложу здесь схему подключения SDRAM к FPGA найдутся ли желающие окинуть её зорким оком?

Она чем-то отличается от референс дезигна?

[_sda 0]

Я читер

А что это?

 

Если констрейны правильные.

Насколько я понимаю файлы констрейнов создаются автоматически при создании корки. Я со своей стороны указал только опорную частоту для корки.

 

Она чем-то отличается от референс дезигна?

Да,отличается,мне пришлось перенести сигналы SDRAM в другие порты I/O (не такие какие предлагал тикль). Но так как проект собрался нормально(а Квартус очень придирчиво проверяет назначение ножек SDRAM) да и warrior-2001 посмотрел qsf и pin считаю что вероятность ошибки здесь очень мала.

А Вы пользовались emi toolkit? Что можете сказать,может я просто не умею его готовить? А oct_rzqin?

[Koluchiy 0]

Насколько я понимаю файлы констрейнов создаются автоматически при создании корки. Я со своей стороны указал только опорную частоту для корки.

Да, всё так. Но мне как-то удалось при помощи своего кривого констрейна отменить половину DDRшных констрейнов.

Секса было на пару недель :maniac: .

 

 

Да,отличается,мне пришлось перенести сигналы SDRAM в другие порты I/O (не такие какие предлагал тикль). Но так как проект собрался нормально(а Квартус очень придирчиво проверяет назначение ножек SDRAM) да и warrior-2001 посмотрел qsf и pin считаю что вероятность ошибки здесь очень мала.

А Вы пользовались emi toolkit? Что можете сказать,может я просто не умею его готовить?

 

Я не помню, что такое emi toolkit.

Зато юзал внутрисхемную отладку блока DDR через JTAG - в целом, штука хорошая и удобная.

 

А oct_rzqin?

Не мерял.

[_sda 0]

Зато юзал внутрисхемную отладку блока DDR через JTAG - в целом, штука хорошая и удобная.

Спасибо! А что это? Что-то своё ваяли?

Кстати,я пока отключил корку из проекта чтобы отладить другие модули и,о чудо, квартус стал послушным как телёнок. Ничего не глючит,имена не переименовываются и т.д. Во как...

А работу с коркой я смогу продолжить только когда разгадаю ребус с ошибкой в тикле. Пока даже не знаю как.

[_sda 0]

Да, всё так. Но мне как-то удалось при помощи своего кривого констрейна отменить половину DDRшных констрейнов.

Секса было на пару недель :maniac: .

Кстати, а не помните что у Вас было с констрейнами не так? Дело в том что у меня тоже каким-то непонятным образом констрейны моего sdc переплетаются с констрейнами корки. Только у меня наоборот коровский констрейн убивает путь для опорной частоты корки и назначает свой, которого нет в реальности. Пока этот ребус не разгадал.

[warrior-2001 0]

sdc файлы применяются в той очереди, в которой они в квартусе во вкладке TimeQuest в настройках указаны. Свой файл надо ставить всегда последним и указывть в нем лишь то, что касается значений клоковых пинов и ограничений на то, в чем уверен. И ни в коем случае не переписывать то, что указано в sdc файлах IP ядер. Если есть что-то, что указано в разных sdc файлах по-разному - это нехорошо!

[_sda 0]

sdc файлы применяются в той очереди, в которой они в квартусе во вкладке TimeQuest в настройках указаны. Свой файл надо ставить всегда последним и указывть в нем лишь то, что касается значений клоковых пинов и ограничений на то, в чем уверен. И ни в коем случае не переписывать то, что указано в sdc файлах IP ядер. Если есть что-то, что указано в разных sdc файлах по-разному - это нехорошо!

Большое спасибо! Действительно,сейчас глянул - мой файл стоял первым в списке. Как доберусь - обязательно проверю. А в sdc файлах IP ядер я себе позволяю только вывод на печать добавить.

[dinam 1]

Подниму темку. Я не понял, получилось у кого-нибудь с моделированием DDR3 в своём проекте?