0.50

Возвращаясь к теме после небольшого "отпуска"... Спасибо за ответы. Теперь вопрос по Avalon-ST. Как я понял, VGA-контроллер сбрасывает внутренний сигнал ready в моменты "гашения луча" и приостанавливает приём. Каким образом отвечает на это источник данных (в данном случае это куча мелких преобразователей после SGDMA)? Просто приостанавливает обработку вне зависимости от моих желаний либо накапливает данные в каком-то внутреннем буфере? Или может эта задача ложится на плечи разработчика?

Здравствуйте! Очень надеюсь на помощь знающих людей, так как с ПЛИС(Cyclone II) работаю всего ничего, а разобраться нужно. Так вот, стоит задача организовать вывод изображения (для начала) с SD карты на VGA-монитор. С "чтение с карты --> запись в буфер (внеш. RAM)" вроде проблем нет, а вот с пересылкой данных из буфера в модуль VGA-контроллера возникают вопросы. Допустим в качестве DMA выступает SGDMA: 1. Буферная RAM имеет длину слова 16 бит, но дальше используются блоки по 8 бит (R3G3B2). Как поступить в таком случае - а)поставить на выходе Avalon-ST мастера SGDMA дополнительный буфер (16->8), либо б)соответствующим конфигурированием дескрипторов SGDMA заставить читать память по одному адресу два раза подряд? Рационально ли это? 2. Модуль RAM имеет задержку чтения 2 такта, как в таком случае организовать непрерывный поток данных дальше в ресемплер (скрин SOPC Buider'a внизу)? FIFO, иной буфер? Как вообще такие задачи решаются? 3. Есть ли у кого-то пример использования SGDMA? А то в хендбуке больше спецификация. Основная тактовая - 50 МГц, для VGA - 25 МГц Подскажите, пожалуйста, а то уже мозги плавятся..

Орнатский П.П. Автоматические измерения и приборы (аналоговые и цифровые) Ссылка

Можно ещё посмотреть видео от Яндекса - "Курсы информационных технологий": Habrahabr И от TI - "Introduction to Linux" (Embedded): Некий блог ...прямая ссылка на TI (около 20 Мб): Texas Instruments

Как будто основные алгоритмы обработки в мобильной связи какие-то другие.

Здравствуйте. Подскажите пожалуйста простые варианты реализации BPSK (для диплома). Что имеется: 0,5/1 Мбит поток с ПЛИС, выходная РЧ - фиксированная, в диапазоне 100-200 МГц. Чем меньше размеры и потребление - тем лучше. Пока что остановился на отдельном DDS, но его применение обоснованию, похоже, не подлежит.. С другой стороны вариант с аналоговым модулятором и VCO потребует ещё какминимум ЦАП, что не очень-то удобно. А вот "всё-в-одном" специально под PSK находил только для 900/1800 МГц и выше.

Здравствуйте! Нет ли у кого книги этой книги - Жодзишский "Цифровые радиоприемные системы"?

TigerSHARC А вот примерно то, о чем говорил fontp: сводная таблица скорости библиотечных алгоритмов для dspic

Видимо, вам они пообещали что-то отличное от того, что предлагают обычным пользователям. А им они обещают 1/30 МГц цикл при тактировании 120 МГц - dsPIC30F либо 1/40 МГц при тактировании 80 Мгц - для dsPIC33F.

Здравствуйте. Сейчас разбираюсь с цифровыми модуляторами(PSK в частности), возникают вопросы.. Буду весьма признателен за ответы Например, какие преимущества/недостатки квадратурного модулятора перед модулятором с прямым генерированием несущей с текущей фазой? В контексте чисто QPSK-модулятора и чего-то более глобального, скажем модема с несколькими видами модуляции. Одно преимущество использования квадратур понятно - универсальность схемы DUC. Но наверное, это не единственная причина такого частого упоминания метода в книгах, ведь так?

Интересно, тема получила развитие? Сейчас ищу что-нибудь подобное для будущего дипломного проекта, ибо фирменные kit'ы и board'ы пока что за гранью доступности..