[oval 0]

Господа, знатоки Verilog'а, подскажите или посоветуйте, где прочитать, что означает вот такая конструкция на Verilog'е:

  `ifdef M 
       pcke <= repeat (1) @(negedge pclk)  cke;
 `else
       #0 pcke = cke;
 `endif

В особенности интересно вот это:

  #0 pcke = cke;

Есть ли эквивалентная конструкция?

Заранее спасибо

[dxp 33]

Условная компиляция. Если М определено, то будет компилироватся первое выражение. Если нет, то второе. #0 означает задаежку. Вообще-то, лучше бы Вам взять книжку какую-нить по Верилогу почитать - все такие вопросы сами отпадут.

[oval 0]

Условная компиляция. Если М определено, то будет компилироватся первое выражение. Если нет, то второе. #0 означает задаежку. Вообще-то, лучше бы Вам взять книжку какую-нить по Верилогу почитать - все такие вопросы сами отпадут.

<{POST_SNAPBACK}>

Спасибо, а ссылочку на толковую книжку, желательно на английском, не подскажите?

[des00 25]

Условная компиляция. Если М определено, то будет компилироватся первое выражение. Если нет, то второе. #0 означает задаежку. Вообще-то, лучше бы Вам взять книжку какую-нить по Верилогу почитать - все такие вопросы сами отпадут.

<{POST_SNAPBACK}>

Спасибо, а ссылочку на толковую книжку, желательно на английском, не подскажите?

<{POST_SNAPBACK}>

стандарт

http://servis-ins.narod.ru/tmp/vhdl/ieee13...erilog_2001.rar

по проектированию очень не плоха книга HDL Chip Design Duglas Smith

 

много интересного

http://www.sunburst-design.com/papers/

[alexf 0]

#0 означает задаежку.

 

Замечание в скобках: #0 имемет смысл только для симуляции. При синтезе все

#хх игнорируются.

[CaPpuCcino 0]

Господа, знатоки Verilog'а, подскажите или посоветуйте, где прочитать, что означает вот такая конструкция на Verilog'е:

  `ifdef M 
       pcke <= repeat (1) @(negedge pclk)  cke;
 `else
       #0 pcke = cke;
 `endif

В особенности интересно вот это:

  #0 pcke = cke;

Есть ли эквивалентная конструкция?

Заранее спасибо

<{POST_SNAPBACK}>

 

#0 pcke = cke;

означает присвоить одно другому в следующем дельта цикле (чтобы избежать гонки сигналов)