реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Qsys - файлы *.qip в компонентах *_hw.tcl
RobFPGA
сообщение Mar 22 2017, 14:28
Сообщение #1


Знающий
****

Группа: Свой
Сообщений: 911
Регистрация: 23-12-04
Пользователь №: 1 643



Приветствую!

Жизнь заставила опять заняться Altera (вернее уже Intel). Естественно ни каких миганий светодиодом sad.gif
Сразу hardcore - Stratix, PCIe hip, qsys, megacore, ... и.т.д.

Пытаюсь вникнуть в тонкости организации файлов в qsys, а именно взаимосвязи *.qip и *_hw.tcl

Есть top.qsys в котором использован ряд модулей описанных в comp.qip. В котором в свою очередь описан список файлов модуля да еще и с иерархией (может быть вложенные *.qip подмодулей).

При создании компонента в Component Editor добавляю comp.qip список файлов для синтеза и симуляции (verilog)
тип файл определяется как OTHER. Однако при генерации модели для симуляции в qsys НЕ происходит "развертка" этого *.qip в фалы компонента, а он просто тупо копируется в каталог для симуляции. Соответственно эти фалы не компилируются в создаваемом скрипте msim_setup.tcl.

Что не так делаю? И как правильно?

Удачи! Rob.
Go to the top of the page
 
+Quote Post
Raven
сообщение Mar 23 2017, 09:48
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 463
Регистрация: 16-01-05
Из: Санкт-Петербург
Пользователь №: 1 987



Цитата(RobFPGA @ Mar 22 2017, 17:28) *
Пытаюсь вникнуть в тонкости организации файлов в qsys, а именно взаимосвязи *.qip и *_hw.tcl

Есть top.qsys в котором использован ряд модулей описанных в comp.qip. В котором в свою очередь описан список файлов модуля да еще и с иерархией (может быть вложенные *.qip подмодулей).

Пусть меня поправит Stewart Little, но в моей голове закрепилось понимание такое: первоисточником информации для QSys о компоненте является его _hw.tcl файл, а *.qip - ниже по иерархии зависимостей (т.е., он м.б. либо упомянут в *_hw.tcl, как часть описания компонента, либо сформирован QSys'ом в процессе генерации всех файлов системы).
Go to the top of the page
 
+Quote Post
RobFPGA
сообщение Mar 23 2017, 10:25
Сообщение #3


Знающий
****

Группа: Свой
Сообщений: 911
Регистрация: 23-12-04
Пользователь №: 1 643



Приветствую!
Цитата(Raven @ Mar 23 2017, 12:48) *
Пусть меня поправит Stewart Little, но в моей голове закрепилось понимание такое: первоисточником информации для QSys о компоненте является его _hw.tcl файл, а *.qip - ниже по иерархии зависимостей (т.е., он м.б. либо упомянут в *_hw.tcl, как часть описания компонента, либо сформирован QSys'ом в процессе генерации всех файлов системы).

Да так и есть - я ошибся и неправильно описал структуру.
Конечно же .qip файлы включены как часть исходников в описание корки *_hw.tcl .
Иерархия получается - *.qsys -> *_hw.tcl -> *.qip|*.v|*.sv|*.vhd

Но проблема остается - при генерации в QSYS модели симуляции для корки, в фалах *_hw.tcl которых включены *.qip файлы как исходники, не происходить экспорт списка файлов из этих *.qip в каталог симуляции и в скрип для компиляции.

Судя по всему это штатная работа QSYS. Без костылей наверно не лечится. sad.gif

Удачи! Rob.

Go to the top of the page
 
+Quote Post
andrew_b
сообщение Mar 23 2017, 11:21
Сообщение #4


Профессионал
*****

Группа: Свой
Сообщений: 1 768
Регистрация: 30-12-04
Из: Воронеж
Пользователь №: 1 757



Цитата(RobFPGA @ Mar 23 2017, 13:25) *
Но проблема остается - при генерации в QSYS модели симуляции для корки, в фалах *_hw.tcl которых включены *.qip файлы как исходники, не происходить экспорт списка файлов из этих *.qip в каталог симуляции и в скрип для компиляции.
Для симуляции вроде бы предназначен *.sip.
Go to the top of the page
 
+Quote Post
Swup
сообщение Mar 24 2017, 08:19
Сообщение #5


Частый гость
**

Группа: Свой
Сообщений: 109
Регистрация: 2-09-11
Из: Москва
Пользователь №: 66 970



Кажется это невозможно из-за того как построен сам qsys.
В итоге я просто ручками добавил все файлы из qip в _hw.tcl, а qip выбросил.
Go to the top of the page
 
+Quote Post
RobFPGA
сообщение Mar 24 2017, 09:20
Сообщение #6


Знающий
****

Группа: Свой
Сообщений: 911
Регистрация: 23-12-04
Пользователь №: 1 643



Приветствую!
Цитата(Swup @ Mar 24 2017, 11:19) *
Кажется это невозможно из-за того как построен сам qsys.

Да похоже что так и есть sad.gif .
Увы пока полностью в идеологию работы с qsys не вник. Но кажется мне что свой модуль со сложной иерархией в qsys не воткнуть. Он должен быть только "плоским".
Цитата(Swup @ Mar 24 2017, 11:19) *
В итоге я просто ручками добавил все файлы из qip в _hw.tcl, а qip выбросил.

Сначала я тоже так попробовал. Но выплыла проблема library. Особенно для VHDL файлов. Если в qip можно указывать в какую либу компилировать исходник то в _hw.tcl увы нет (или не нашел как). Все валится в одну кучу.

К тому же в основном добро не мое и сильно ковырять его мне лень rolleyes.gif так что придется все же поработать sad.gif
Или сваять костыль для пасинга qip/sip, который можно будет втыкать в _hw.tcl. Это не сложно, но как быть с library?
Ну или как то по другому что бы автоматом собирать эту "размазню".

Успехов! Rob.


Go to the top of the page
 
+Quote Post
wolfman
сообщение Mar 24 2017, 17:16
Сообщение #7


Местный
***

Группа: Свой
Сообщений: 498
Регистрация: 15-06-05
Из: Питер
Пользователь №: 6 032



Цитата(RobFPGA @ Mar 24 2017, 18:50) *
Приветствую!

Да похоже что так и есть sad.gif .
Увы пока полностью в идеологию работы с qsys не вник. Но кажется мне что свой модуль со сложной иерархией в qsys не воткнуть. Он должен быть только "плоским".

Сначала я тоже так попробовал. Но выплыла проблема library. Особенно для VHDL файлов. Если в qip можно указывать в какую либу компилировать исходник то в _hw.tcl увы нет (или не нашел как). Все валится в одну кучу.

К тому же в основном добро не мое и сильно ковырять его мне лень rolleyes.gif так что придется все же поработать sad.gif
Или сваять костыль для пасинга qip/sip, который можно будет втыкать в _hw.tcl. Это не сложно, но как быть с library?
Ну или как то по другому что бы автоматом собирать эту "размазню".

Успехов! Rob.

не совсем понимаю, что означает быть "плоским", извините бухаю.
Но что мешает воспользоваться возможностями TCL?
У нас товарищ относительно сложные конструкции ваяет для qsys с помощью тиклевских файлов, правда моделированием не занимается.


--------------------
Россия это даже не страна.
Россия это секрет, завернутый в загадку и укрытый не проницаемой тайной...
Go to the top of the page
 
+Quote Post
RobFPGA
сообщение Mar 24 2017, 18:14
Сообщение #8


Знающий
****

Группа: Свой
Сообщений: 911
Регистрация: 23-12-04
Пользователь №: 1 643



Приветствую!
Цитата(wolfman @ Mar 24 2017, 20:16) *
не совсем понимаю, что означает быть "плоским", извините бухаю.

Это значит как доска - нет приятных "выпуклостей" и "впадин" иерархии которые так будоражат фантазию yeah.gif

Логично задавать список исходников функционально законченных модулей в соответствующих .qip файлах.
Удобно составлять иерархию сложных модулей включая в их qip описание файлы qip нижележащих подмодулей.
Но при попытке подключить такой модуль в QSYS облом - включать в _hw.tcl файл qip файлы подмодулей смысла не имеет так как они не обрабатывается (насколько я понял).

Цитата(wolfman @ Mar 24 2017, 20:16) *
Но что мешает воспользоваться возможностями TCL?
У нас товарищ относительно сложные конструкции ваяет для qsys с помощью тиклевских файлов, правда моделированием не занимается.

Так ими и пользуюсь (в смысле возможностями tcl). Просто пытаюсь разобраться что и как да устаканить flow для оптимальной работы. Не хочется сдуру написать свой вариант QSYS с нуля. wacko.gif

Удачи! Rob
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 21st July 2017 - 10:49
Рейтинг@Mail.ru


Страница сгенерированна за 0.01403 секунд с 7
ELECTRONIX ©2004-2016