|
моделирование DDR2 SDRAM контроллера с UniPHY |
|
|
|
Apr 28 2016, 05:11
|
Знающий
   
Группа: Свой
Сообщений: 795
Регистрация: 11-05-07
Из: Томск
Пользователь №: 27 650

|
Цитата(_Anatoliy @ Apr 27 2016, 18:58)  Это да. Кстати,проект не склеивается для симуляции. Есть вот такое сообщение: Код # ** Warning: (vsim-3473) Component instance "myddr_inst : myDDR_0002" is not bound. Надо скомпилять либы под альтеровские примитивы и добавить эти либы в проект.
|
|
|
|
|
Apr 28 2016, 11:39
|

Утомлённый солнцем
     
Группа: Свой
Сообщений: 2 543
Регистрация: 15-07-06
Из: г.Донецк
Пользователь №: 18 832

|
Цитата(Bad0512 @ Apr 28 2016, 08:11)  Надо скомпилять либы под альтеровские примитивы и добавить эти либы в проект. Ага. 1). прошу меня извинить,всё что приводил раньше - это касалось проекта с example_design. Я его таки запустил,но как оказалось толку от него мало,писал выше. 2). сделал проект только с этой коркой, запускаю в квартусе run simulation tool, в папке симуляции появляется скрипт SDRAM_DDR2_run_msim_rtl_vhdl.do. Запускаю компиляцию в Модельсиме, проходит нормально. Запускаю на выполнение скрипт, проходит нормально(я так думаю он и занимается подключением нужных библиотек?). После выполнения скрипта при попытке симуляции наблюдается потеря файла тест-бенча: Код # Analyzing design... # ** Error: (vopt-13130) Failed to find design unit work.Top_tb. Если же запустить симуляцию сразу после компиляции то тогда выскакивает ошибка Код # ** Warning: (vsim-3473) Component instance "myddr_inst : myDDR_0002" is not bound. К сожалению очень редко работаю с модельсимом и не так хорошо его знаю как хотелось бы. Что посоветуете?
|
|
|
|
|
Apr 28 2016, 11:49
|

я только учусь...
     
Группа: Модераторы
Сообщений: 3 421
Регистрация: 29-01-07
Из: Украина
Пользователь №: 24 839

|
Цитата(_Anatoliy @ Apr 28 2016, 14:39)  Ага. 1). прошу меня извинить,всё что приводил раньше - это касалось проекта с example_design. Я его таки запустил,но как оказалось толку от него мало,писал выше. 2). сделал проект только с этой коркой, запускаю в квартусе run simulation tool, в папке симуляции появляется скрипт SDRAM_DDR2_run_msim_rtl_vhdl.do. Запускаю компиляцию в Модельсиме, проходит нормально. Запускаю на выполнение скрипт, проходит нормально(я так думаю он и занимается подключением нужных библиотек?). После выполнения скрипта при попытке симуляции наблюдается потеря файла тест-бенча: Код # Analyzing design... # ** Error: (vopt-13130) Failed to find design unit work.Top_tb. Если же запустить симуляцию сразу после компиляции то тогда выскакивает ошибка Код # ** Warning: (vsim-3473) Component instance "myddr_inst : myDDR_0002" is not bound. К сожалению очень редко работаю с модельсимом и не так хорошо его знаю как хотелось бы. Что посоветуете? мне когда-то помоглоособенно Цитата Design Simulation To simulate the example design a script needs to be run to set up Modelsim with the appropriate libraries and files Open the generate_sim_example_design.qpf Quartus project which is located in the folder <>/ddr3_x16_example_design/simulation From the Tools Menu -> Tcl Scripts.... select the generate_sim_verilog_example_design.tcl and click Run Open Modelsim and change directory to <>/ddr3_x16_example_design/simulation/verilog/mentor To start simulation enter "do run.do" - The simulation will stop once the test complete signal goes high in the test bench - CLICK ”NO” WHEN ASKED IF YOU WANT TO FINISH, otherwise simulation will be reset - Observe the results in the ModelSim Wave window PS думаю у Вас аналогично...
--------------------
If it doesn't work in simulation, it won't work on the board.
"Ты живешь в своих поступках, а не в теле. Ты — это твои действия, и нет другого тебя" Антуан де Сент-Экзюпери повесть "Маленький принц"
|
|
|
|
|
Apr 29 2016, 15:41
|

Утомлённый солнцем
     
Группа: Свой
Сообщений: 2 543
Регистрация: 15-07-06
Из: г.Донецк
Пользователь №: 18 832

|
Цитата(krux @ Apr 29 2016, 15:38)  я запускал 3 года назад, но было это муторно и долго. скриптами не пользовался. просто добавил в mpf файл проекта пути до скомпилированных библиотек, а в ярлыке запуска симуляции добавил их. Спасибо,но похоже это не для меня,не очень хорошо знаю модельсим. Раз такая стрёмная ситуация с этой коркой то для себя решил так - сделаю обвеску FIFO, отсимулирую авалоновские сигналы, а с коркой буду стыковаться уже в железе. Геморрой конечно,но другого выхода не вижу. Если вдруг у кого из коллег появятся какие мысли буду рад выслушать. p.s. лет 15 назад делал свой контроллер для SDRAM SDR, так там нужно было регенерацию делать. А как в этой корке, со стороны авалона нужны какие нибудь движения по поводу регенерации или корка сама всё сделает?
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|