реклама на сайте
подробности

 
 
154 страниц V  < 1 2 3 4 > »  Start new topic
> Среды разработки - обсуждаем САПРы
    Название темы Ответов Автор Просмотров Последнее сообщение
Closed  
Пользуетесь ли Вы Xilinx System Generator в своих проектах?
Насколько он эффективен? Проблемы Co-Simulation ModelSim.
2 Олег Гаврильченко 319 22nd March 2017 - 08:15
Посл. сообщение: Олег Гаврильченко
No New Posts  
Topic has attachmentsVivado 2016.4  * 12
30 ноября 2016
22 Alex77 1 910 19th March 2017 - 11:39
Посл. сообщение: Volkov
No New Posts  
Topic has attachmentsHelp! Трабл со шрифтами в Квартусе
Срезаются последние символы
3 Kluwert 282 15th March 2017 - 13:05
Посл. сообщение: Kluwert
No New Posts  
1 Ivan.Skyman 495 14th March 2017 - 14:43
Посл. сообщение: AnatolySh
No New Posts  
Vivado hls, проблема с valid сигналов
Проблема создания независимых портов данных
10 Skryppy 327 14th March 2017 - 13:36
Посл. сообщение: Skryppy
No New Posts  
14 Грендайзер 1 076 8th March 2017 - 10:44
Посл. сообщение: Грендайзер
No New Posts  
1 R6L-025 435 4th March 2017 - 13:17
Посл. сообщение: R6L-025
No New Posts  
6 sqrt(2) 493 28th February 2017 - 18:24
Посл. сообщение: sqrt(2)
No New Posts  
2 R2R 377 24th February 2017 - 08:59
Посл. сообщение: R2R
No New Posts  
13 AnatolySh 553 22nd February 2017 - 17:27
Посл. сообщение: Fitc
Closed  
Ошибка при симуляции проекта Xilinx ISE 14.7 в Modelsim
При симуляции проекта EDK в Modelsim не загружеются модули памяти
0 Олег Гаврильченко 238 22nd February 2017 - 14:58
Посл. сообщение: Олег Гаврильченко
No New Posts  
6 Trashy_2 445 22nd February 2017 - 08:45
Посл. сообщение: Trashy_2
No New Posts
13 _alex__ 1 541 21st February 2017 - 11:25
Посл. сообщение: kaktus
No New Posts  
4 Jenya7 339 20th February 2017 - 13:31
Посл. сообщение: Jenya7
No New Posts  
Xilinx ISE Schematic
Трудности синтеза
4 likeasm 348 20th February 2017 - 08:25
Посл. сообщение: likeasm
No New Posts  
Design Security Features in Altera FPGAs
Стирание ключа
4 Nepoch 784 15th February 2017 - 18:14
Посл. сообщение: Nepoch
No New Posts  
Конечный автомат в Quartus  * 12
Затраты триггеров на реализацию
17 Дмитрий_Б 1 035 15th February 2017 - 18:08
Посл. сообщение: Golikov A.
No New Posts  
Altera. Правильное назначение портов.
Как правильно назначить порты в микросхеме ?
5 Flip-fl0p 476 15th February 2017 - 07:06
Посл. сообщение: Vascom
No New Posts  
4 Jenya7 359 12th February 2017 - 13:27
Посл. сообщение: Александр77
No New Posts  
Topic has attachmentsXilinx ISim + IP core (DDS) как моделировать
Моделирует IP-блок, но на выходе 0
6 Блондин 779 12th February 2017 - 08:14
Посл. сообщение: hwd
No New Posts  
Quartus/Modelsim и командная строка  * 12
Как при помощи командной строки запустить проверку синтаксиса
24 Flip-fl0p 1 908 10th February 2017 - 09:51
Посл. сообщение: Flip-fl0p
No New Posts  
15 novartis 904 9th February 2017 - 05:25
Посл. сообщение: novartis
No New Posts  
10 inco 393 8th February 2017 - 18:55
Посл. сообщение: makc
No New Posts  
13 Trashy_2 566 8th February 2017 - 16:31
Посл. сообщение: krux
No New Posts  
15 Kapsik 1 637 7th February 2017 - 11:33
Посл. сообщение: goodsoul
154 страниц V  < 1 2 3 4 > »  Start new topic
38 чел. просматривают этот форум (гостей: 37, скрытых пользователей: 0)
Пользователей: 1 Fitc

New Posts  Открытая тема (есть новые ответы)
No New Posts  Открытая тема (нет новых ответов)
Hot topic  Горячая тема (есть новые ответы)
No new  Горячая тема (нет новых ответов) 
Poll  Опрос (есть новые голоса)
No new votes  Опрос (нет новых голосов)
Closed  Закрытая тема
Moved  Тема перемещена
 



Запомнить эти параметры


RSS Текстовая версия Сейчас: 24th April 2017 - 19:16
Рейтинг@Mail.ru


Страница сгенерированна за 0.01412 секунд с 7
ELECTRONIX ©2004-2016