Перейти к содержанию
    

Вопрос победившим TRANSWITCH

На плате установлена микросхема OED622. TelecomBus заведен на ПЛИС(V4) она же (ПЛИС) и конфигурит OED622. Подаю STM1. ВопросЫ:

- Передается ли RSOH в телебус? (Не вижу А1, А2)..

- Как связаны входная и выходная ветви телебуса ?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Добрый день, с прошедшими праздниками.

Вы написали, что OED программируется через FPGA. Там внутри процессор?

По сути:

А1 и А2 будут на ТВ если:

 

- правильно сформированы входные для OED сигналы TB, а именно ICFP(начало фрейма),

IJ0J1A(B)(маркеры байтов J0 и J1), IPLA(B)(полезная нагрузка) (см. времянку стр. 44 Datasheet). Формировал в своем FPGA.

Относительно них OED формирует соответствующие выходные сигналы (OCFP, OJ0J1A(B), OPLA(B)),

сопровождающие данные выдаваемые из OED на ТВ. Опираясь на эти сигналы принимаю в буферную память FPGA кадры STM.

 

- корректно запрограммирована сама OED, в частности в регистрах Master Control Register for SPP #S, STUPPMCR (стр.162 Datasheet)

в бите BYPASS должен стоять "0". В этом случае кадр на ТВ будет четко выравнен по фрейму и байты А1 и А2 будет легко найти.

 

Однако, как показал опыт, большая часть служебных байтов RSOH на ТВ не передается, что косвенно потвердилось и в ответе от Transwitch

(хотя на указанной времянке они вроде есть). Ответ прозвучал примерно так - а зачем они вам надо?

Часть из них можно выловить при установке в "1" битов BYPASS, однако при этом кадр на ТВ "съезжает" относительно фрейма.

Часть байтов доступна через сам OED, но не всегда это удобно, доступ по процессорной шине довольно медленный.

Вот в основном и все. Если будут вопросы, обращайтесь.

Удачи.

 

 

Добрый день, с прошедшими праздниками.

Вы написали, что OED программируется через FPGA. Там внутри процессор?

По сути:

А1 и А2 будут на ТВ если:

 

- правильно сформированы входные для OED сигналы TB, а именно ICFP(начало фрейма),

IJ0J1A(B)(маркеры байтов J0 и J1), IPLA(B)(полезная нагрузка) (см. времянку стр. 44 Datasheet). Формировал в своем FPGA.

Относительно них OED формирует соответствующие выходные сигналы (OCFP, OJ0J1A(B), OPLA(B)),

сопровождающие данные выдаваемые из OED на ТВ. Опираясь на эти сигналы принимаю в буферную память FPGA кадры STM.

 

- корректно запрограммирована сама OED, в частности в регистрах Master Control Register for SPP #S, STUPPMCR (стр.162 Datasheet)

в бите BYPASS должен стоять "0". В этом случае кадр на ТВ будет четко выравнен по фрейму и байты А1 и А2 будет легко найти.

 

Однако, как показал опыт, большая часть служебных байтов RSOH на ТВ не передается, что косвенно потвердилось и в ответе от Transwitch

(хотя на указанной времянке они вроде есть). Ответ прозвучал примерно так - а зачем они вам надо?

Часть из них можно выловить при установке в "1" битов BYPASS, однако при этом кадр на ТВ "съезжает" относительно фрейма.

Часть байтов доступна через сам OED, но не всегда это удобно, доступ по процессорной шине довольно медленный.

Вот в основном и все. Если будут вопросы, обращайтесь.

Удачи.

 

Сорри, вместо смайликов буква В

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Сорри, вместо смайликов буква В

Благодарю Вас , что ответили на мою запись. У меня вопрос по поводу формирования сигналов. ICFP я генерю (на выделенной частоте с периодом 125мкс) с ним более-менее понятно. А вот с остальными не совсем ясна логика. И возникают вопросы:

1 - IPLA(B) (Payload) правильно ли я понимаю Что данный сигнал должен я генерить как бы имитируя реальную загрузку, те вне SOH.

2 - ICTMF и IJ0J1 - их момент не совсем ясен.

3 - каналы А и B. Они взаимосвязаны (кроме FramePulse)

Заранее благодарю.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Добрый день.

1-е

IPLA и IPLВ действительно 1-й маркируют наличие полезной нагрузки на шине, а 0-м

маркируют байты SOH. За фрейм IPLA и IPLВ представляют собой 9-ть 0-вых импульсов,

каждый длительностью 9 тактов частоты 19,44МГц, как на временной диаграмме рис14. стр.44 описания OED.

На рисунке показан только 1-й импульс.

За фрейм по шине передается 2430 байт, по 270 в условной строке. Первые 9-ть байт каждой строки принадлежат SOH.

После приема IPLA и IPLВ OED выдает ответные ОPLA и ОPLВ, маркирующие полезную нагрузку, выдаваемую из OED.

2-е

ICTMF - сигнал мультифрейма, повторяется 1 раз в 4-ре фрейма.

IJ0J1 - сигнал, который маркирует байты J0 и J1, передаваемые в OED по ТВ. J0 - один из байтов SOH заголовка,

J1 - байт РОН. 9-ть байтов РОН передается по одному байту в каждой строке сразу за 9-тью байтами SOH.

После приема IJ0J1, OED выдает ОJ0J1, которые маркируют выдаваемые на шину из OED байты J0 и J1.

По этим маркерам можно определять место байтов РОН на шине. IJ0J1 представляют собой два импульса за фрейм и расположены так,

как показано на времянке рис.14.

Если сформированы IPLA, IPLВ, IJ0J1А, IJ0J1В, ICFP как на рис 14, то из OED получите рис.15.

3-е

Шины А и В по электрическим сигналам одинаковы. Различия в шинах заключается в том, что на них можно коммутировать внутри OED

разные потоки STM1, в режиме STM4(см. описание матрицы HLX).

Попробую сбросить в личный ящик рекомендацию G.707, где описаны назначения SOH, POH.

Удачи

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Здравствуйте!

 

ICTMF - сигнал мультифрейма, повторяется 1 раз в 4-ре фрейма.

 

Все логично, он указывает на байт H4 заголовка VC-4(3) (POH), по которому мы понимаем какой именно из байтов V1, V2, V3 и V4 заголовка VC-12 находиться в данном кадре STM (Figure 8-9/G.707). Но не понятно, какое положение этого байта (положение сигнала ICTMF) нужно указывать, а как же цифровое выравнивание? Если оно произойдет во входном потоке, получается нам тоже его «двигать» придется?

 

Раз ICTMF появляется раз в 4 фрейма, тогда на какое значение байта H4 (на какой из V1, V2, V3 или V4 указывает)? Просто если следовать рекомендации он должен появляться каждый фрейм и изменять 2 бита, образуя там самым мультифрейм.

 

 

J1 - байт РОН. 9-ть байтов РОН передается по одному байту в каждой строке сразу за 9-тью байтами SOH.

 

Получается начало контейнера VC-4(3) находится на 522м байте… а оно всегда там будет (опять к вопросу о выравнивании)?

 

Насколько я понимаю, есть обратная связь. Мы смотрим заголовки, которые приходят из входного потока, и формируем в соответствии с ними сигналы на входе или мы подаем какую-то идеальную «картину» а TRANSWITCH уже сам преобразует в соответствии с тем что идет во входной линии… что-то я совсем запутался…

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Добрый вечер(день).

В описании OED стр.43

ICTMF is used to identify the tributary multi-frame boundary common frame for the incoming

STM-1 data stream on the EXT_IDA. ICTMF is only sampled during the H4 byte position on

the rising edge of the SCLK19, as appropriate. ICTMF is ignored at other byte positions. It is

also considered as the reference multi-frame alignment signal to align the outgoing SDH data

stream of the PP and the data stream on the add bus of the E1MAPPER which makes all

incoming data streams of the HLX have same multi-frame boundary. The OCTMF is

generated and indicates the multi-frame boundary of the first STM-1 data stream on the

EXT_ODA. Because the data delay is fixed through the HLX module, the OCTMF always is

ICTMF delayed by a 69 SCLK19 clock periods.

И еще на стр.44:

ICTMF is set high at the H4 byte position. In fact ICTMF can be set high for the entire

fourth frame of the tributary multi-frame, since ICTMF is only sampled at the H4 byte

position. Если я правильно понимаю, то "for the entire fourth frame" - для целого четвертого фрейма.

По поводу выравнивания.

Если в регистре Master Control Register for SPP (стр.162) в бите BYPASS стоит 0, то выравнивание всегда делает

сам OED. Если установить в этом бите 1, то начало кадра "съезжает" относительно фрейма. Реально проверял.

Из опыта: пока я корректно не сформировал на входы OED ICFP, IPLA/B, IJ0J1A/B получить что-то вразумительное на

выходных шинах ТВА и ТВВ не получалось.

Конечно, я допускаю, что может в чем-то ошибаюсь, но принимая STM-1, из буферной памяти в FPGA я считываю

осмысленную информацию(байты А1,А2 четко в начале фрейма). Кроме того, в режиме теста, я выдавал из FPGA на ТВ кадр 2340 байт,

заполненный тестовым набором, заворачивал его внутри OED (в матрице HLX) и получал обратно.

Изменено пользователем Andrew Su

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

...

 

Темка вроде подходящая, спрошу здесь :)

 

Только начал разбираться с OED-155 (демокита нету, есть только описание) появилось пару вопросов:

1) Вопрос по питанию, чем питать сие чудо???? ПОнятно, что аналоговые цепи от линейного стабилизатора, а вот все остальное от DC-DC Step Down Convertor запитать можно??? уж больно токи там большие, жалко в воздух Ваты рассеивать.

2) Вопрос по доступу к внутренним регистрам, на сколько там интерфейс медленный, можно ли не прибегая к обработке TelecomBus работать с отдельными байтами DCC заголовков RS и MS секций, для организации каналов мониторинга и байтов F1 в RSOH секционного заголовка для создания служебной ТЧ связи?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Темка вроде подходящая, спрошу здесь :)

 

Только начал разбираться с OED-155 (демокита нету, есть только описание) появилось пару вопросов:

1) Вопрос по питанию, чем питать сие чудо???? ПОнятно, что аналоговые цепи от линейного стабилизатора, а вот все остальное от DC-DC Step Down Convertor запитать можно??? уж больно токи там большие, жалко в воздух Ваты рассеивать.

2) Вопрос по доступу к внутренним регистрам, на сколько там интерфейс медленный, можно ли не прибегая к обработке TelecomBus работать с отдельными байтами DCC заголовков RS и MS секций, для организации каналов мониторинга и байтов F1 в RSOH секционного заголовка для создания служебной ТЧ связи?

У него вообще то есть специальный интерфейс для SOH. Лучше по нему. По поводу прцессорной шины.. в DataSheete на 622 прописано 200 ns без использования сигнала RDY. Реально (я использую этот сигнал) доступ составляет до 350 ns(то что сам видел.)

Для питания использовал PTH0505W. Проблем с ним не было. Обратить советую на схему синхронизации.. надо использовать внешнюю ФАПЧ.

 

Добрый вечер(день).

В описании OED стр.43

...

заполненный тестовым набором, заворачивал его внутри OED (в матрице HLX) и получал обратно.

Огромное спасибо за помощь.. Все вроде с Вашей помощью и с помощью Transwich пошло.. Хотя некоторые вещи остались непонятными... Ну потом осмыслю. Ещё раз благодарю. :cheers:

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

1) У него вообще то есть специальный интерфейс для SOH. Лучше по нему.

2) По поводу прцессорной шины.. в DataSheete на 622 прописано 200 ns без использования сигнала RDY. Реально (я использую этот сигнал) доступ составляет до 350 ns(то что сам видел.)

3) Для питания использовал PTH0505W. Проблем с ним не было

4) Обратить советую на схему синхронизации.. надо использовать внешнюю ФАПЧ.

 

Мануал курю, пока еще не все скурил ))), спасибо за подсказки.

1) нашел, есть такое буду разбираться

2) у них указано в датите как минимум 220нс если не использовать RDY, будем посмотреть на живом

3) по питанию понял, у меня входное для блока 5 вольт, для цифры(3.3 и 1.8) использую LM2717 от National, остальное линейники от TI и Micrel.

4) Тут попрошу помощи и уточнений, на схеме боарда вообще ФАПЧ нет, что имеете в виду для чего ФАПЧ схема синхронизации для потоков Е1? По 77.76 на сколько понял достаточно иметь стабильный генератор +-5pmm, если ошибся, поправьте.

5) где и по чем евал. боард брали? вот сомнения терзают, осилим ли без него проект....

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Мануал курю, пока еще не все скурил ))), спасибо за подсказки.

1) нашел, есть такое буду разбираться

2) у них указано в датите как минимум 220нс если не использовать RDY, будем посмотреть на живом

3) по питанию понял, у меня входное для блока 5 вольт, для цифры(3.3 и 1.8) использую LM2717 от National, остальное линейники от TI и Micrel.

4) Тут попрошу помощи и уточнений, на схеме боарда вообще ФАПЧ нет, что имеете в виду для чего ФАПЧ схема синхронизации для потоков Е1? По 77.76 на сколько понял достаточно иметь стабильный генератор +-5pmm, если ошибся, поправьте.

5) где и по чем евал. боард брали? вот сомнения терзают, осилим ли без него проект....

По п.4

http://electronix.ru/forum/index.php?showtopic=51222

По п.5 В России продает это все Росспецпоставка. Без кита тяжко. Я сдуру не взял.. собрал все шишки..

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Спасибо за ответ. С синхронизацией пока еще не все понятно, ведь в OED (в моем случае OED155) используется 77.76 МГц частота как опора для восстановления CLK из линии и как частота передачи, у меня были проблемы с различными микросхемами от Infineon(и не только), когда опора подавалась с внешнего аналогового ФАПЧ который в свою очередь синхронизировался от восстановленного микросхемой сигнала RCLK, в этих случаях возникала положительная обратная связь двух последовательно включенных ФАПЧ, которая приводила к неустойчивой работе всей системы синхронизации в целом, уже не говоря о таких тонких параметрах как TIE и MDEV, поэтому меня гложут сомнения, не смотря на прилагаемый по ссылке файл для OED622, в живучести такой системы. Вы конкретно иссследовали полученную систему синхронизации на устойчивость, вносили джиттер, вандер, проверяли при этом параметры синхронизации????

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Спасибо за ответ. С синхронизацией пока еще не все понятно, ведь в OED (в моем случае OED155) используется 77.76 МГц частота как опора для восстановления CLK из линии и как частота передачи, у меня были проблемы с различными микросхемами от Infineon(и не только), когда опора подавалась с внешнего аналогового ФАПЧ который в свою очередь синхронизировался от восстановленного микросхемой сигнала RCLK, в этих случаях возникала положительная обратная связь двух последовательно включенных ФАПЧ, которая приводила к неустойчивой работе всей системы синхронизации в целом, уже не говоря о таких тонких параметрах как TIE и MDEV, поэтому меня гложут сомнения, не смотря на прилагаемый по ссылке файл для OED622, в живучести такой системы. Вы конкретно иссследовали полученную систему синхронизации на устойчивость, вносили джиттер, вандер, проверяли при этом параметры синхронизации????

К сожалению про OED155 сказать не могу. Но с фапчами от ZARLINK(MITEL) работал много ещё на потоках Е1. Фирма специализируется на коммуникациях и всем, что с этим связано. Картинку ту(которая в том посте пристегнута) прислал мне TRANSWITCH. ОНИ РЕКОМЕНДУЮТ такое включение. Хотя одни мои знакомые тупо умножили частоту 19,44 на 4 на DCM в SPARTANе. Джиттер - дрянь, но работает.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

К сожалению про OED155 сказать не могу. Но с фапчами от ZARLINK(MITEL) работал много ещё на потоках Е1. Фирма специализируется на коммуникациях и всем, что с этим связано. Картинку ту(которая в том посте пристегнута) прислал мне TRANSWITCH. ОНИ РЕКОМЕНДУЮТ такое включение. Хотя одни мои знакомые тупо умножили частоту 19,44 на 4 на DCM в SPARTANе. Джиттер - дрянь, но работает.

1) В общем я спросил через тогоже Павла Котлярова у разработчиков про ПОС двух ФАПЧ, ждем ответа.

2) Работает это мало, должно работать и соответствовать рекомендациям уважаемого ITU-T, а вот последнее ИМХО сомнительно для такой струткуры, о чем я и сообщал в предыдущем посте. К микросхеме зарлинка не имею никаких претензий даже думаю zl30123 использовать она по-новее и по-дешевле, но вот построение системы синхронизации вызывает вопросы, к сожалению у меня нет возможности все проверить, ехать за этими приборами далеко и дорого :(, а все потому, что разработчики трансвитча не удосужились разделить клоковые домены ClkRef и ClkTx :(, отсюда и проблемы, лень им видимо было или создавали микросхему только для фронт енд применений, о чем не удосужились сообщить.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

К микросхеме зарлинка не имею никаких претензий даже думаю zl30123 использовать она по-новее и по-дешевле, но вот построение системы синхронизации вызывает вопросы, к сожалению у меня нет возможности все проверить, ехать за этими приборами далеко и дорого :(, а все потому, что разработчики трансвитча не удосужились разделить клоковые домены ClkRef и ClkTx :(, отсюда и проблемы, лень им видимо было или создавали микросхему только для фронт енд применений, о чем не удосужились сообщить.

Я использовал ZL30117. Откровенно говоря интерфейс управления (SPI) не заработал вообще. И тем не менее ФАПЧ работал и лочился(проверял частотомером и генераторм)

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Я использовал ZL30117. Откровенно говоря интерфейс управления (SPI) не заработал вообще. И тем не менее ФАПЧ работал и лочился(проверял частотомером и генераторм)

Про SPI очень интересно, по второму вопросу в том что захват будет происходить сомневаться не приходится, а вот сомнения в стабильности есть, Вы то этого не проверяли как я понял, для этого надо по крайней мере ANT-20 иметь под рукой с соответствующими опциями и/или нечто вроде Oscilloquartz(вместо опций синхронизации в ANT-20) и того на сумму 80 килозеленых.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...