реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> DDR signal trace lengths for Allwinner R40/V40?
Aner
сообщение Apr 19 2018, 13:26
Сообщение #1


Гуру
******

Группа: Свой
Сообщений: 4 767
Регистрация: 28-02-08
Из: СПБ
Пользователь №: 35 463



Вопрос к тем кто проектировал ML платы под эти Allwinner SoC. Как разводили с учетом или без учета DDR signal trace lengths?
Не находится информации по длине проводника от BGA шариков до DDR3 входов. Для выравнивания длин LVDS и тд. DDR signals.
Примеры с Banana PI с этими SoC есть, разводки ML плат нет, только схемы. Вероятно можно по разводке сделать оценку.
Или DDR лог автомат внутри этих SoC все выравнивает и вытягивает, опираясь на стандарт. Частоты DDR3/DDR3L не оч большие до 600Мгц
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 15th July 2018 - 20:48
Рейтинг@Mail.ru


Страница сгенерированна за 0.00838 секунд с 7
ELECTRONIX ©2004-2016