Перейти к содержанию
    

cms

Свой
  • Постов

    170
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о cms

  • Звание
    Частый гость
    Частый гость

Контакты

  • ICQ
    Array
  1. Не могу промолчать - тоже не так давно начал проект Xilinx после 8 лет альтеры. Захотелось новизны, хе-хе. Приговор тулам от Xilinx: пользоваться им без синплифая - это мазохизм. В отличие от Альтеры, у которой в квартусе стоит замечательный HDL-синтезатор с SystemVerilog и поддержкой VHDL-2008, ксалиновский XST еле справляется с verilog-2001. Об SV там речи и не идет. Причем качество синтеза - я рыдал. XST полтора (1.5!) часа терзает проектик, который квартус и синплифай проглатывают за 15-20 минут (ессно на той же машине). И выдает после этого на треть худший результат по ресурсам и времянке. Отдельно хочу сказать про xreport - я до сих пор не понял как у этого гаденыша поменять шрифт под линуксами. Нет у него такой опции и все! и qtconfig не действует, и xilinx молчит... Приходится всю эту xml-шину смотреть в браузере. И CoreGen после альтеровских мегафункций - грустное зрелище. Сами ксалиновские IPшники дубовые и плохо документированные. Например DDR контроллер имеет только глобальный ресет, и никакого тебе soft-ресета как у альтеры или просто flush очередей. С тоской вспоминаю содержательные и аккуратные альтеровские доки. Сам ISE под линуксом - так себе, кое-как привык, но пользы от него особой не чувствую переходить с ксалинском надо на чистую коммандную строку.
  2. По нынешним временам герой не тот кто что-то предложил, а тот кто это пропихнул в массы. Ребята взяли и довели обстрактную идею до промышленного уровня. Хваляться, что забили на ней 80 патентов. А то что издали похожих фич много кругом - это ничуть их работу не умаляет. Я кстати, догадываюсь как они заделали свою реконфигурацию - на каждый коммутационный гейт повесили не однобитный RAM, а 8-битный регистр с управляющей обвеской. И крутят его по циклу. Правда не совсем понятно как они на 1.6ГГц клоке успевают сменить конфигурацию и прогнать на ней такт вычислений. Откуда инфа про Altera, AMD и LSI? Почему вы уверены что там нет ребят из ex-USSR? Я вот во многих местах их видал. Особенно в окресностях Сан-Франциско.
  3. $write("%x",4'b1101); Вот HDL-решение эквивалентное решению на ЯП.
  4. Гипотеза не верная. 65nm LP Single-Port SRAM Block 2Kx16 mux4 113.00x313.00 = 35292um^2 65nm LP Dual-Port SRAM Block 2Kx16 mux4 185.00x454.00 = 83990um^2 83990 / 35292 = 2.38
  5. Для 0.35 это так. Для более мелких техпроцессов 65nm LP Single-Port SRAM cell 1.05 X 0.5 = 0.525um^2 65nm LP Dual-Port 8T SRAM cell = 0.97um^2 65nm LP Single-Port SRAM Block 128x32 mux4 176.00x67.00 = 11792um^2 65nm LP Dual-Port SRAM Block 128x32 mux4 307.00x68.00 = 20876um^2 20876 / 11792 = 1,77 Для 40 нм коэффициент подтягивается к двойке еще ближе.
  6. Анонсировали еще одну FPGA будущего. И что интересно, руководит этой затеей опять-таки беженец из Xilinx. Я пару лет назад уже постил на electronix о новых ПЛИС спроектированными Xilinxовскими отщепенцами - правда тогда боролись за LowPower, а сейчас за High-Performance. Что-то разбегается народ из Xilinx во все стороны.
  7. SystemVerilog is a parallel programming language. [iEEE Std 1800]. Это фраза из стандарта самого SV. противопоставлять программистов HDL-дизайнерам бессмысленно. Есть программисты, которые программируют на RTL-уровне. В скором времени этот уровень уйдет из масс в узкие ниши, как ушел уровень схематика и ассемблера. А на сисетмном уровне совсем не факт, что железо описывать на SV будет удобнее чем не матлабе или C++. З.Ы. SV имеет туманное будущее еще и потому что не имеет open-source и универститетской поддержки - это узкоспециализированный индустриальный язык, развивающийся 14 конторами для внутреннего междусобойчика. Фанаты SV не сидят по всему миру и не прикладывают его ко всем возможным теориям, как это происходит с тем же С++. А SV реально обламывается тремя существующими компиляторами, которые до сих пор не могут масив интерфейсов обработать, а параметризацию классов можно нормально только макросами делать - весь VMM это сплошной макрос который потом хрен отладишь.
  8. 2 dxp: ну вы просто накрыли всех скептиков ракетным залпом. Пройдусь топориком: программисты не более наглые, они более активные. Легко и непринужденно вторгаются в различные области, в том числе и дзайн железа. Во многих областях достигают успеха, бо теория у них, dxp абсолютно прав, на три поколения опережает текущие мысли в других областях и прикладывают они её творчески и с задором. Наблюдая за развитием SV не оставляет мысль, что Куммингс, Сюзерленд и компания просто осваивают то что занимало умы передовых программеров лет 30 назад - объектное программирование, стандартизация методологии через библиотеку классов VMM по неуклюжести очень напоминает майкрософтовкую MFC двадцатилетней давности. Так что толковым программистам точно что есть сказать по поводу RTL. И они скажут, я в этом не сомневаюсь. С другой стороны сами программисты не стремятся писать все и вся на C - веб пишут на PHP/Java, c базами данных работают на SQL, окошки под винду - на C#, GPU - на OpenCL. По поводу компиляции HDL в програму для CPU - так synopsys VCS тем и занимается, генерит испольняемый бинарник. Компилированный из С алгоритм работает на процессоре быстрее.
  9. Ну не торопитесь пока. Лично мне интересно послушать SM, des00, Sergey'F - то что переодически вклиниваются флудовые посты ничуть не умалаяет ценности соержательных постов. А тема далеко не исчерпана - оно конечно очень хочется сунутьт голову с песок и твердить себе RTL-рулез, С - сакс, но жизнь-то не стоит на месте, подойдет сзади, да так что и голову вытащить не успеешь. Архитектор делает систему, в том числе и выставляет требования к модулям. При этом он отлично понимает как работает железо на всех уровнях. Прежде чем писать статью нормальные люди проверяют свои выкладки на софтварной модели - С или МАТЛАБ. Современный псевдокод - это выдержки из C. Хотя если вы имеете в виду книги 70-80х годов то да, там может быть что угодно. И первая практическая реализация алгоритма с большой вероятностью делается на DSP. Что вы понимаете под функциональными языками?
  10. Три месяца московского инженера стоят больше 4k$. Архитекторы чипов очень хорошо знают аппаратуру, гораздо лучше RTL дизайнеров. На С (или матлабе) пишут ученые. А потом архитекторы, минуя стадию RTL-перекодирования, напрямую используют C-модели и для синтеза, и для верификации. Направление функциональных HLS языков не умерло.
  11. Узость зависит от ракурса наблюдателя. Если заниматься изготовлением дискретной логики (типа 8-битных контроллеров) или бюджетными FPGA-проектами, то да, там необходимо и технически возможно вылизывание топологии и ручное размещение каждого из 2000 гейтов. Но когда вы делает чип для очередного DVD-проигрывателя на пару миллионов гейтов, то тут лучше накидать проверенных корок, добавить новизны какой-нибудь собственным видеофильтром разработанным в матлабе, все это отверифицировать и через полгода уже отгружать кастомерам готовый SoC. P.S. Проценты себестоимости ИМХО эффективнее отжимаются бухгалтерий и менеджментом, нежели утаптыванием кремния.
  12. К сожалению, немного не так. Рынок у поставщиков кубиков очень узкий. Если систем-интегратору нужен нестандартный кубик, он обращается к своему IP-вендору и просит подточить то что есть, а не начинает рыскать по помойкам. NXP вообще отказалось мультивендорных закупок IP, заключив экслюзивный договор на IP-обеспечение с VirageLogic, потому как так проще, эффективнее и дешевле. Тоже самое делают и остальные системщики - им нужно гарантированное качество, а не богатый выбор. Про массовый рынок с маленькими себестоимостями - тоже миф. Себестоимость 300-миллиметровой вафли по 65нм процессу ~2000$, и поджатие площади на 10% ничего не даст по сравнению с потерей полугода или дополнительной итерацией шаблона. Поэтому системщики ставят везде едножды опробованные IP и даже не смотрят на новые предложения, если они минимум в два раза не перебивают текущий вариант по параметрам. Такова реальность. Любой SoC. любой менеджер проекта возмете Спартан-6 за теже деньги и сведет проектные риски к нулю. Невидимая рука рынка обычно берет за яйца тех кто изобретает велосипед.
  13. Рынок профессии сжимается. Уходит рынок систем, остается только разработка компонентов. А в компонентах быстро насупает насыщение. Уже сейчас видно, что огромное количество народа пишет LDPC кодеки - потому как ничего другого писать не надо - там поптимальнее уже все сделано. С видео таже история - чуть ли ни каждый день появляются новые AVC кодеки. 2 des00: А что такое язык ДРАКОН?
  14. des00 говорит мудрые вещи. Model-based system-Level design - это очень интересный вариант. Если посмотреть внимательнее, то окажется, что число используемых алгоритмов в ЦОС вполне себе счетное множество и спустя 10 лет устаканивается в набор эффективных параметризуемых блоков, из которых можно набирать 90% ЦОС систем. Ну а небольшую часть, содержащуюю новизну, можно и на верилоге подписать, если не верите в C или M code-based synthesis. Кстати, SoPC builder отличный пример model-based synthesis. Главное его ограничение - отсутствие высокоуровневого моделирования.
×
×
  • Создать...