реклама на сайте
подробности

 
 
17 страниц V  « < 15 16 17  
Reply to this topicStart new topic
> Документация на System Verilog, Сбор документации на SVerilog. И обсуждение тонких моментов синтаксиса
lexus.mephi
сообщение Jan 27 2015, 13:18
Сообщение #241


Местный
***

Группа: Свой
Сообщений: 267
Регистрация: 24-09-05
Пользователь №: 8 903



Подскажите, куда переехала менторовская UVM cookbook? FTP прошарил - нашел только примеры кода от этой книги.


--------------------
Мои сайты:www.systemverilog.ru
Go to the top of the page
 
+Quote Post
SM
сообщение Jan 27 2015, 13:26
Сообщение #242


Гуру
******

Группа: Свой
Сообщений: 7 946
Регистрация: 25-02-05
Из: Moscow, Russia
Пользователь №: 2 881



Цитата(lexus.mephi @ Jan 27 2015, 16:18) *
FTP прошарил

pub/DOC/Mentor (если, конечно, про местный FTP речь)
Go to the top of the page
 
+Quote Post
lexus.mephi
сообщение Jan 27 2015, 13:39
Сообщение #243


Местный
***

Группа: Свой
Сообщений: 267
Регистрация: 24-09-05
Пользователь №: 8 903



Цитата(SM @ Jan 27 2015, 16:26) *
pub/DOC/Mentor (если, конечно, про местный FTP речь)

Спасибо =)))

P.S. Эту книгу неплохо бы еще в /pub/BOOKS/Verilog/SystemVerilog закинуть


--------------------
Мои сайты:www.systemverilog.ru
Go to the top of the page
 
+Quote Post
Кнкн
сообщение Mar 31 2015, 13:19
Сообщение #244


Знающий
****

Группа: Свой
Сообщений: 633
Регистрация: 21-06-04
Пользователь №: 71




Может быть нужно кому-нибудь:
Uvm Cookbook от mentor 13-го года
/upload/DOC/Uvm
Go to the top of the page
 
+Quote Post
lexus.mephi
сообщение Apr 22 2015, 05:28
Сообщение #245


Местный
***

Группа: Свой
Сообщений: 267
Регистрация: 24-09-05
Пользователь №: 8 903



Есть у кого-нибудь вот такая книга по UVM:

Advanced Verification Topics Paperback – January 3, 2012
by Bishnupriya Bhattacharya (Author), John Decker (Contributor), Gary Hall (Contributor), Nick Heaton (Contributor), Yaron Kashai (Contributor), Neyaz Khan (Contributor), Zeev Kirshenbaum (Contributor), Efrat Shneydor (Contributor)
?

Спасибо!



--------------------
Мои сайты:www.systemverilog.ru
Go to the top of the page
 
+Quote Post
Fitc
сообщение May 28 2015, 10:20
Сообщение #246


Частый гость
**

Группа: Свой
Сообщений: 80
Регистрация: 21-10-11
Пользователь №: 67 894



А есть ли у кого книги как писать TLM-модели на systemverilog с использованием/без использования UVM?
Go to the top of the page
 
+Quote Post
des00
сообщение Jun 6 2015, 08:49
Сообщение #247


Вечный ламер
******

Группа: Модераторы
Сообщений: 7 222
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453



Цитата(Fitc @ May 28 2015, 17:20) *
А есть ли у кого книги как писать TLM-модели на systemverilog с использованием/без использования UVM?

Если учесть что UVM вырос из сращивания OVM и VMM, то книги Janick Bergeron "Verification Methodology Manual for SystemVerilog" и Mike Mintz "Hardware Verification with SystemVerilog. An Object-Oriented Framework" должны подойти. Еще, если учесть что эти выросли на основе менторовской AVM, то неплохо прочитать документы от ментора на эту тему. А по самому UVM уже есть два учебника, в том числе один от авторов sm.gif


--------------------
Go to the top of the page
 
+Quote Post
favalli
сообщение Jun 10 2015, 06:50
Сообщение #248


Участник
*

Группа: Участник
Сообщений: 23
Регистрация: 16-04-12
Пользователь №: 71 387



Цитата(Fitc @ May 28 2015, 13:20) *
А есть ли у кого книги как писать TLM-модели на systemverilog с использованием/без использования UVM?

На сайте accellera есть юзер гайд и референс по UVM, а на сайте testbench.in есть куча лаб и основ применения.
Go to the top of the page
 
+Quote Post
Ereminem
сообщение Jan 14 2016, 07:18
Сообщение #249





Группа: Новичок
Сообщений: 1
Регистрация: 14-01-16
Пользователь №: 90 022



Не подскажите, где бы можно было приобрести/скачать книгу Verification Methodology Manual for SystemVerilog?
Я так понимаю, для освоения верификации проектов ПЛИС на SV и UVM - это хорошая вещь. Или что другое посоветуете?
Go to the top of the page
 
+Quote Post
x736C
сообщение Jan 17 2016, 00:04
Сообщение #250


Знающий
****

Группа: Участник
Сообщений: 971
Регистрация: 3-03-06
Пользователь №: 14 942



Ereminem, вторая страница гугла
http://vdisk.weibo.com/s/aCH4qrkah4ecZ

Нажать синюю кнопку с пиктограммой скачивания.
Go to the top of the page
 
+Quote Post
des00
сообщение Jan 17 2016, 03:40
Сообщение #251


Вечный ламер
******

Группа: Модераторы
Сообщений: 7 222
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453



Цитата(Ereminem @ Jan 14 2016, 14:18) *
Не подскажите, где бы можно было приобрести/скачать книгу Verification Methodology Manual for SystemVerilog?
Я так понимаю, для освоения верификации проектов ПЛИС на SV и UVM - это хорошая вещь. Или что другое посоветуете?

Идеи VMM действительно вошли в UVM, но в основном UVM основан на OVM (Open Verification Methodology). Книга хорошая, полезная. Но для другой области


--------------------
Go to the top of the page
 
+Quote Post
Leka
сообщение Nov 11 2016, 15:40
Сообщение #252


Знающий
****

Группа: Участник
Сообщений: 944
Регистрация: 30-09-05
Пользователь №: 9 118



"... И обсуждение тонких моментов синтаксиса."

Почему-то можно:
assign a=b, c=d;
но нельзя:
always_comb a=b, c=d;
а только:
always_comb begin a=b; c=d; end

Есть какой глубокий смысл в таком ограничении ?

Сообщение отредактировал Leka - Nov 11 2016, 15:41
Go to the top of the page
 
+Quote Post
Fitc
сообщение Jan 6 2017, 15:19
Сообщение #253


Частый гость
**

Группа: Свой
Сообщений: 80
Регистрация: 21-10-11
Пользователь №: 67 894



Цитата(Leka @ Nov 11 2016, 18:40) *
"... И обсуждение тонких моментов синтаксиса."

Почему-то можно:
assign a=b, c=d;
но нельзя:
always_comb a=b, c=d;
а только:
always_comb begin a=b; c=d; end

Есть какой глубокий смысл в таком ограничении ?

Думаю, это связано с тем, что оба присваивания a=b и c=d в assign выполяются параллельно, а в always_comb сначала выполняется присваивание a=b; затем c=d. В данном случае с точки зрения результата присваивания разницы нет, но с точки зрения трактовки данных конструкций симулятором есть большая разница.

Сообщение отредактировал Fitc - Jan 6 2017, 15:21
Go to the top of the page
 
+Quote Post
sonycman
сообщение Jul 14 2017, 15:23
Сообщение #254


Любитель
*****

Группа: Свой
Сообщений: 1 846
Регистрация: 20-08-06
Из: Тольятти
Пользователь №: 19 695



Вышла новая книга RTL Modeling with SystemVerilog for Simulation and Synthesis: Using SystemVerilog for ASIC and FPGA Design.
Буду премного благодарен, если кто даст ссылочку.

А вообще хотелось бы печатный вариант, но дешевле будет самому распечатать, чем у буржуев покупать за 120 долларов...
Go to the top of the page
 
+Quote Post

17 страниц V  « < 15 16 17
Reply to this topicStart new topic
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th August 2017 - 06:04
Рейтинг@Mail.ru


Страница сгенерированна за 0.01484 секунд с 7
ELECTRONIX ©2004-2016