[yes 5]

собственно то, что называется Transfer_delay на странице ниже (первая нагугленная ссылка)

Transfer_delay: minimum duration of SSEL in the deasserted state between transfers

http://docs.lpcware.com/lpc800um/RegisterM...ramedelays.html

 

делаем АЗИК - хотелось бы понять какую минимальную "гибкость" программирования этой времянки нужно предусматривать, предполагается передача потока с применением DMA в проце (то есть желательно ставить минимальную задержку для каждого варианта проца)

 

upd: если spi допускает передачу без поднятия ss то интересует

Frame_delay: delay between data frames when SSEL is not deasserted

[ViKo 1]

Можно передавать сплошным потоком. Не дергая Select. Данные синхронизируются тактами. Вот с частотой тактов и пересылаются данные бит за битом. Select только разрешает работу.

Я так понимаю.

[AlexandrY 2]

собственно то, что называется Transfer_delay на странице ниже (первая нагугленная ссылка)

У бывших Freescale модуль SPI позволяет выставить задержку от CS до клока в районе 0.. 3 мс с точностью до 0.008 мкс (т.е. где-то 19 бит точность)

Задержка от последнего клока до снятия CS выставляется в таком же диапазоне.

Ну и задержка между фреймами выставляется в том же диапазоне что и две предыдущие.

Это при том, что в каждой пересылке для каждого байта эти три задержки могут ставится индивидуально.

 

Но для длинных линий SPI есть гораздо более важная фича - это модифицированный формат тайминга.

Когда SPI выдает данные по срезу, а читает не по срезу, а чуть позже.

 

[yes 5]

сомневаюсь я, что в схеме, нарисованной в даташитах указывается реальная структура SPI, а не некое "общее представление"

 

например, зачем в спецификациях указывают ненулевое время до деактивации SS - как на рисунке SS9

 

http://www.ti.com/product/AM5706/datasheet...e_table_notes_1

 

кстати, правильно ли я понимаю, что режим RX-only (на картинке) в котором SPI работает до 40МГц - это выдача из SPI, а в другую сторону/или в обе всего 16МГц из-за того, что синхронизируют вход?

у i.mx6 такая же фигня, только разница частот меньше

 

хотя казалось бы - синхронизуй клок и защелкивай вход, по-любому внутри частота высокая

 

upd: по ссылке не прsгает на картинку - но речь про SPI SLAVE : specification-> timing... -> peripherals ->mcspi