реклама на сайте
подробности

 
 
2 страниц V   1 2 >  
Reply to this topicStart new topic
> DDR3 933MHz
KapitanYtka
сообщение Apr 12 2017, 08:27
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 14-08-15
Из: Санкт-Петербург
Пользователь №: 87 983



Здравствуйте,
Есть вопрос к людям с опытом работы с DDR3. Потребовалось развести четыре DDR3 MT41K512M8DA-107 AIT:P. Datasheet рекомендует Fly-by архитектуру.
В микроновском документе ( tn4113_ddr3_point_to_point_design) для Fly-by архитектуры указаны довольно короткие длины цепей. Выполнение рекомендаций потребует размещение микросхем памяти одна под другой. Такое решение не хочет мое начальство.
Я видел примеры DDR3 и с большими длинами цепей, расположением на одном слое. Есть ли еще хорошие GuideLine по разводке DDR3?


https://yadi.sk/i/cCgudYp-3GtWGE

Сообщение отредактировал KapitanYtka - Apr 12 2017, 08:33
Go to the top of the page
 
+Quote Post
_Sergey_
сообщение Apr 12 2017, 08:39
Сообщение #2


Частый гость
**

Группа: Свой
Сообщений: 194
Регистрация: 5-02-06
Из: Подмосковье
Пользователь №: 14 012



А что говорит документация на проц/плис?


--------------------
Автор благодарит алфавит за любезно предоставленные буквы.(С)
Go to the top of the page
 
+Quote Post
Gorby
сообщение Apr 12 2017, 08:48
Сообщение #3


Местный
***

Группа: Свой
Сообщений: 372
Регистрация: 28-10-04
Из: Украина
Пользователь №: 1 002



Цитата(KapitanYtka @ Apr 12 2017, 10:27) *
Есть ли еще хорошие GuideLine по разводке DDR3?

Лучший гайд - это нарисуйте эту схему в HyperLynx.
Если не поленитесь и найдете все правильные IBISы, то результат моделирования будет очень близок к реальности.
Вот там и посмОтрите, насколько длинными могут быть линии передачи. Всё как на ладони.

А более Вам надо бы побеспокоиться о линиях данных.


--------------------
Умею молчать на 37 языках...
Go to the top of the page
 
+Quote Post
EvilWrecker
сообщение Apr 12 2017, 11:17
Сообщение #4


ядовитый комментатор
******

Группа: Свой
Сообщений: 2 104
Регистрация: 25-06-11
Пользователь №: 65 887



250 милсов это конечно плотно, но поставить планки так на одном слое можно- другой вопрос какие нормы и переходные надо будет заложить: так получается в случае "прямых" трасс laughing.gif .

Но вообще правильно вам говорят про отсылку к документации на процессор- все смотреть нужно там, хотя бы из-за того что встречаются очень разные реализации DDRх контроллера со специфическими требованиями вроде фиксации битов, соотношений длин и пр. Вообще такая скорость не должна представлять проблем, можно разнести и дальше положив в итоге все на одном слое.
Go to the top of the page
 
+Quote Post
_Sergey_
сообщение Apr 12 2017, 12:35
Сообщение #5


Частый гость
**

Группа: Свой
Сообщений: 194
Регистрация: 5-02-06
Из: Подмосковье
Пользователь №: 14 012



Цитата(EvilWrecker @ Apr 12 2017, 14:17) *
так получается в случае "прямых" трасс laughing.gif .


Сложно представить себе такую ситуацию, когда это необходимо.

ЗЫ: Кстати, типичный пример, когда в даташит пихают пересказ Signal Integrity.
А жизнь обычно "ширше" и редко когда влезает в указанные ограничения.


--------------------
Автор благодарит алфавит за любезно предоставленные буквы.(С)
Go to the top of the page
 
+Quote Post
EvilWrecker
сообщение Apr 12 2017, 13:02
Сообщение #6


ядовитый комментатор
******

Группа: Свой
Сообщений: 2 104
Регистрация: 25-06-11
Пользователь №: 65 887



Цитата
Сложно представить себе такую ситуацию, когда это необходимо.

Ну почему- если дизайн с HDI, да с хорошей формулой, то это самый оптимальный вариант: тупо прямо идут все трассы между планками, на очень быстрых скоростях конечно придется нарастить бампы(изза виа и перехода на слои), но сделать это очень легко.
Цитата
ЗЫ: Кстати, типичный пример, когда в даташит пихают пересказ Signal Integrity.
А жизнь обычно "ширше" и редко когда влезает в указанные ограничения.

+1


А что за проц у ТС? Планки то 8 битные, их очень легко разводить.
Go to the top of the page
 
+Quote Post
KapitanYtka
сообщение Apr 12 2017, 13:19
Сообщение #7


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 14-08-15
Из: Санкт-Петербург
Пользователь №: 87 983



Цитата
А что за проц у ТС? Планки то 8 битные, их очень легко разводить.

Dual-core ARM Cortex-A9
Go to the top of the page
 
+Quote Post
EvilWrecker
сообщение Apr 12 2017, 13:53
Сообщение #8


ядовитый комментатор
******

Группа: Свой
Сообщений: 2 104
Регистрация: 25-06-11
Пользователь №: 65 887



Цитата(KapitanYtka @ Apr 12 2017, 17:19) *
Dual-core ARM Cortex-A9

Вы партнамбер лучше скажите- ядро дело десятое biggrin.gif
Go to the top of the page
 
+Quote Post
KapitanYtka
сообщение Apr 12 2017, 14:13
Сообщение #9


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 14-08-15
Из: Санкт-Петербург
Пользователь №: 87 983



Мы используем Arria 10 (10AS066N3F40E2LG) .
Go to the top of the page
 
+Quote Post
EvilWrecker
сообщение Apr 12 2017, 14:35
Сообщение #10


ядовитый комментатор
******

Группа: Свой
Сообщений: 2 104
Регистрация: 25-06-11
Пользователь №: 65 887



Цитата(KapitanYtka @ Apr 12 2017, 18:13) *
Мы используем Arria 10 (10AS066N3F40E2LG) .

Нормы какие заложили по плате(трассы/переходные)? Сколько слоев? В чем разводите?

Более удачные гайды по ддр3 чем у альтеры можно найти разве что у интела, который ее купил- если есть премиум членство, можно взять без проблем.
Go to the top of the page
 
+Quote Post
PCBtech
сообщение Apr 12 2017, 22:25
Сообщение #11


Профессионал
*****

Группа: Свой
Сообщений: 1 013
Регистрация: 22-12-04
Из: Москва
Пользователь №: 1 623



Цитата(KapitanYtka @ Apr 12 2017, 11:27) *
Здравствуйте,
Есть вопрос к людям с опытом работы с DDR3. Потребовалось развести четыре DDR3 MT41K512M8DA-107 AIT:P. Datasheet рекомендует Fly-by архитектуру.
В микроновском документе ( tn4113_ddr3_point_to_point_design) для Fly-by архитектуры указаны довольно короткие длины цепей. Выполнение рекомендаций потребует размещение микросхем памяти одна под другой. Такое решение не хочет мое начальство.
Я видел примеры DDR3 и с большими длинами цепей, расположением на одном слое. Есть ли еще хорошие GuideLine по разводке DDR3?


А зачем вы берете такие короткие длины отрезков?
Это же просто для примера приведено. На то она и технология Fly-By, чтобы можно было отрезки между микросхемами делать той длины, которая нужна вам. А контроллер сам эту длину определит и подстроится.


--------------------
Поставка качественных многослойных печатных плат на специальных материалах, по низким ценам.
Срок поставки 2-3 недели, материалы в наличии на складе и под заказ.
FR4 HighTg, Полиимид, Rogers, Arlom Taconic, Nelco, Megtron
PCB technology LTD.
http://www.pcbtech.ru
Go to the top of the page
 
+Quote Post
KapitanYtka
сообщение Apr 14 2017, 08:07
Сообщение #12


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 14-08-15
Из: Санкт-Петербург
Пользователь №: 87 983



Трассы считал в Polar, слоев 16. Скоростные слои проложены роджерсом 4 серии. Слои питания внутри на Fr4. Межслоные переходы мне не одобряет начальство, использую обратное сверление. via сквозные 0,15/0,35 мм. Минимальная трасса 0,089 мм. Работаю в AD17. DDR3 не самые скоростные в моей плате, просто на них я не получил рекомендаций по трассам от коллег, а сам я раньше не работал с ней.
Go to the top of the page
 
+Quote Post
Uree
сообщение Apr 14 2017, 08:20
Сообщение #13


Знающий
******

Группа: Свой
Сообщений: 4 859
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Цитата(KapitanYtka @ Apr 14 2017, 10:07) *
Скоростные слои проложены роджерсом 4 серии...


У Вас плата полметра на полметра? Или по ней десятки ГГц ходят? Если нет, то Роджерс не оправдан, и обычного FR4 хватит.

PS Посмотрите на структуры составляющих цены ПП - там материалы, кажется, больше чем наполовину ее определяют, а Роджерс ни разу не дешевый... Хотя если Вам не критично, то можете использовать. Правда для не RF, а быстрой цифры производители рекомендуют Megtron вместо роджерса, он по мех. свойствам ближе к обычному FR4 поэтому многослойки с его использованием легче компоновать.
Go to the top of the page
 
+Quote Post
_Sergey_
сообщение Apr 14 2017, 08:20
Сообщение #14


Частый гость
**

Группа: Свой
Сообщений: 194
Регистрация: 5-02-06
Из: Подмосковье
Пользователь №: 14 012



Я думаю, понятно что никто вам гарантий не даст.. sm.gif
Особенно с учетом того, что JEDEC нормирует работу DDR3L до 800МГц включительно.

С другой стороны, ничего особенно страшного из-за удлинения трасс на пару-тройку мм произойти не должно.
Ну а если у вас сигнальные линии пойдут через роджерс + обратное сверление = еще лучше..


--------------------
Автор благодарит алфавит за любезно предоставленные буквы.(С)
Go to the top of the page
 
+Quote Post
PCBtech
сообщение Apr 14 2017, 08:29
Сообщение #15


Профессионал
*****

Группа: Свой
Сообщений: 1 013
Регистрация: 22-12-04
Из: Москва
Пользователь №: 1 623



Цитата(KapitanYtka @ Apr 14 2017, 11:07) *
Трассы считал в Polar, слоев 16. Скоростные слои проложены роджерсом 4 серии. Слои питания внутри на Fr4. Межслоные переходы мне не одобряет начальство, использую обратное сверление. via сквозные 0,15/0,35 мм. Минимальная трасса 0,089 мм. Работаю в AD17. DDR3 не самые скоростные в моей плате, просто на них я не получил рекомендаций по трассам от коллег, а сам я раньше не работал с ней.


Если будет желание - присылайте проект DDR нам на семинар, промоделируем в Sigrity и покажем, что у вас в проекте не так, что надо поправить, чтобы DDR работала на максимальной скорости без сбоев.
В подписи - ссылка на описание и программу семинара.


--------------------
Поставка качественных многослойных печатных плат на специальных материалах, по низким ценам.
Срок поставки 2-3 недели, материалы в наличии на складе и под заказ.
FR4 HighTg, Полиимид, Rogers, Arlom Taconic, Nelco, Megtron
PCB technology LTD.
http://www.pcbtech.ru
Go to the top of the page
 
+Quote Post

2 страниц V   1 2 >
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th July 2017 - 18:45
Рейтинг@Mail.ru


Страница сгенерированна за 0.01479 секунд с 7
ELECTRONIX ©2004-2016