radistka

Всем спасибо за советы! на будущее учту! А в данном случае было, оказывается, вот что - на компе, куда переносился проект, накрылась батарейка и дата отматывалась назад при каждом включении. Соответственно, при компиляции получалось что новый проект как бы более старый по датам и файлы не обновлялись в проекте, такая вот ерунда. Выставила текущую дату и все заработало =) Чудеса!

вот и чувствуется что что-то с путями...но посмотрела по структуре проекта - все лежит на своих местах, реальное место файлов сходится с их включением в проект...хотя в основном сейчас абсолютные пути прописаны При компилировании все *.c файлы помечаются красными звездочками (в графе компилирования), но ошибок не выявляет, что это может означать? И еще, IAR на этой машине ставил до меня другой человек, как он работал с ним и как ладил - не знаю, но вроде бы все работало. Переустановка IAR'а, как я понимаю, не особо поможет, если дело в путях..

Скопирвоала работающий проект с одного комп на другой. IAR стоит той же версии, может какие-то настройки не те в нем? Короче, открыаю свой проект, один раз он даже загрузился (по JTAG), но! начинаю менять main - мои комментарии программа игнорирует и шурует так же по старому коду. Попробовала сделать Rebuild проекта, после чего появились новые warning'и (которые все равно не должны мешать грузиться проекту) и проект просто не грузится. Никакой ошибки не пишется...просто не понятно почему. Взяла новый небольшой проектик - работает. Просто в директории заменила один файл на другой с тем же именем (не делая в дереве проекта remove и add file...), раньше такое вполне проходила, сейчас же я поняла, что пути у этих файлов остаются старые (т е откуда скопирован файл) и такое ощущение, что проект какой-то неуправляемый. Вобщем, какие-то лешие там бродят и что самое ужасное, нет внятных ошибок, которые писались бы.... В чем может быть дело? Как вообще грамотно переносить проект с одного компа на другой?

Добрый день! итак, задумка такая - есть один нетбук/ноутбук и некое устройство, связывающееся с ним по wifi. спрашиваю совета по следующим вещам: из имеющихся способов шифрования, как я понимаю, наиболее надежным является WPA2 PSK (с AES) (по сравнению с WEP 64/128, WPA PSK), а вот 802.1x (RADIUS) - не очень понимаю когда его лучше использовать и, соответственно, целесообразен ли этот Radius в моем случае. Еще есть вопросы по протоколам UDP и TCP, вроде ж как TCP надежнее UDP, но ведь живут все-таки оба, значит какие-то плюсы и минусы есть и там и там, где их поискать? :05: ну и вообще, может, каким-то опытом и соображениями поделитесь со мной - буду признательна

Добрый день! Ситуация следующая: есть приемник ТВ сигнала, имеющий в своем составе в том числе и GSM-модем. По каким требованиям, ГОСТам проводится сертификация подобной продукции? Необходимо учесть эти требования на этапе разработки и производства данной продукции. Буду признательна за любую информацию

мне понятней не стало и программа по-прежнему не запускается, у героя той ветки и зашивкой простого download.bit решилась проблема, у меня - нет посоветуйте, пожалуйста, мне еще что-нибудь

прикрепить elf к платформе и так он добавится в весь проект?

В опциях ISE ничего специально не указываю, а где задается elf файл от SDK?

дело в том, что при загрузке во флэш bit - файла проекта, написанного на verilog непосредственно в ISE (proj navigator), все в порядке (джамперы OFF для парал. флэш), проект загружается и запускается, а вот код, написанный в SDK, никак не стартует при тех же самых условиях..я вижу отличие только в этом попробую поймать удачу

да, проект создан в ISE, а программа для Microblaze - в SDK, при подаче питания диод DONE загарается, а вот дальше... спасибо, действительно, стоит поморгать кем-то до обращения к BPI флэши нет, диод не загарается при запуске из флэш...значит что-то случается еще до самой программы? а еще мне не очень понятно, почему при изменении кода программы в main файл download.bit не меняется...дата и время создания у него обновляются, а начинка нет. Такое ощущение что он меняется только при изменении платформы, а не кода. А где тогда учитывается сам код, если не в download.bit?

Здравствуйте! Работаю с отладочной платой SP601 зашиваю IMPACT'ом проект во флэш проект написан в SDK под microblaze (откуда и берется *.bit файл), есть обрабатываемые данные, берущиеся из BPI флэши и затем выдающиеся наружу. После запуска программы из флэши на выход данные не доходят, может какие-то проблемы при чтении исходных данных в таком режиме работы? при отладке из SDK все работает, все хорошо

Спасибо большое! ларчик, действительно, так и открывался :)

В Platform Studio создала свой образец через Create and Import Peripheral Wizard общающийся по шине AXI4-Lite , при этом ставлю галку чтобы user_logic генерировался на verilog вместо vhdl. Ниже прикрепила полученные vhdl-код и user_logic для своего образца. Здесь добавлены сигналы LEDs и реализован счетчик, работающий после записи в 0 регистр '1'. Посылаю '1' через XMD Console , но она не записывается! в 1 регистр записано значение внутри кода 0x40, которое я благополучно считываю через консоль, связь есть, но запись данных почему-то не происходит. Тот же проект, сделанный на vhdl, работает, 0-регистр успешно пишется...в чем разница и какие ошибки могут быть в verilog-проекте? module user_logic ( // -- ADD USER PORTS BELOW THIS LINE --------------- LEDs, // -- ADD USER PORTS ABOVE THIS LINE --------------- // -- DO NOT EDIT BELOW THIS LINE ------------------ // -- Bus protocol ports, do not add to or delete Bus2IP_Clk, // Bus to IP clock Bus2IP_Resetn, // Bus to IP reset Bus2IP_Data, // Bus to IP data bus Bus2IP_BE, // Bus to IP byte enables Bus2IP_RdCE, // Bus to IP read chip enable Bus2IP_WrCE, // Bus to IP write chip enable IP2Bus_Data, // IP to Bus data bus IP2Bus_RdAck, // IP to Bus read transfer acknowledgement IP2Bus_WrAck, // IP to Bus write transfer acknowledgement IP2Bus_Error // IP to Bus error response // -- DO NOT EDIT ABOVE THIS LINE ------------------ ); // user_logic // -- ADD USER PARAMETERS BELOW THIS LINE ------------ // --USER parameters added here // -- ADD USER PARAMETERS ABOVE THIS LINE ------------ // -- DO NOT EDIT BELOW THIS LINE -------------------- // -- Bus protocol parameters, do not add to or delete parameter C_SLV_DWIDTH = 32; parameter C_NUM_REG = 2; // -- DO NOT EDIT ABOVE THIS LINE -------------------- // -- ADD USER PORTS BELOW THIS LINE ----------------- output [3:0] LEDs; // -- ADD USER PORTS ABOVE THIS LINE ----------------- // -- DO NOT EDIT BELOW THIS LINE -------------------- // -- Bus protocol ports, do not add to or delete input Bus2IP_Clk; input Bus2IP_Resetn; input [C_SLV_DWIDTH-1 : 0] Bus2IP_Data; input [C_SLV_DWIDTH/8-1 : 0] Bus2IP_BE; input [C_NUM_REG-1 : 0] Bus2IP_RdCE; input [C_NUM_REG-1 : 0] Bus2IP_WrCE; output [C_SLV_DWIDTH-1 : 0] IP2Bus_Data; output IP2Bus_RdAck; output IP2Bus_WrAck; output IP2Bus_Error; // -- DO NOT EDIT ABOVE THIS LINE -------------------- //---------------------------------------------------------------------------- // Implementation //---------------------------------------------------------------------------- // --USER nets declarations added here, as needed for user logic reg [3:0] LEDs; reg [4:0] count; reg [8:0] MyT; // Nets for user logic slave model s/w accessible register example reg [C_SLV_DWIDTH-1 : 0] slv_reg0; reg [C_SLV_DWIDTH-1 : 0] slv_reg1; wire [1 : 0] slv_reg_write_sel; wire [1 : 0] slv_reg_read_sel; reg [C_SLV_DWIDTH-1 : 0] slv_ip2bus_data; wire slv_read_ack; wire slv_write_ack; integer byte_index, bit_index; initial begin LEDs[3:0] = 4'b0000; MyT=64; end // --USER logic implementation added here // ------------------------------------------------------ // Example code to read/write user logic slave model s/w accessible registers // // Note: // The example code presented here is to show you one way of reading/writing // software accessible registers implemented in the user logic slave model. // Each bit of the Bus2IP_WrCE/Bus2IP_RdCE signals is configured to correspond // to one software accessible register by the top level template. For example, // if you have four 32 bit software accessible registers in the user logic, // you are basically operating on the following memory mapped registers: // // Bus2IP_WrCE/Bus2IP_RdCE Memory Mapped Register // "1000" C_BASEADDR + 0x0 // "0100" C_BASEADDR + 0x4 // "0010" C_BASEADDR + 0x8 // "0001" C_BASEADDR + 0xC // // ------------------------------------------------------ assign slv_reg_write_sel = Bus2IP_WrCE[1:0], slv_reg_read_sel = Bus2IP_RdCE[1:0], slv_write_ack = Bus2IP_WrCE[0] || Bus2IP_WrCE[1], slv_read_ack = Bus2IP_RdCE[0] || Bus2IP_RdCE[1]; // implement slave model register(s) always @( posedge Bus2IP_Clk ) begin: SLAVE_REG_WRITE_PROC if ( Bus2IP_Resetn == 1 ) begin slv_reg0 <= 0; slv_reg1 <= 0; end else case ( slv_reg_write_sel ) 2'b10 : begin for ( byte_index = 0; byte_index <= (C_SLV_DWIDTH/8)-1; byte_index = byte_index+1 ) if ( Bus2IP_BE[byte_index] == 1 ) for ( bit_index = byte_index*8; bit_index <= byte_index*8+7; bit_index = bit_index+1 ) slv_reg0[bit_index] <= Bus2IP_Data[bit_index]; end 2'b01 : for ( byte_index = 0; byte_index <= (C_SLV_DWIDTH/8)-1; byte_index = byte_index+1 ) if ( Bus2IP_BE[byte_index] == 1 ) for ( bit_index = byte_index*8; bit_index <= byte_index*8+7; bit_index = bit_index+1 ) slv_reg1[bit_index] <= Bus2IP_Data[bit_index]; default :; endcase end // SLAVE_REG_WRITE_PROC // implement slave model register read mux always @( slv_reg_read_sel or slv_reg0 or slv_reg1 ) begin: SLAVE_REG_READ_PROC case ( slv_reg_read_sel ) 2'b10 : slv_ip2bus_data <= slv_reg0; 2'b01 : slv_ip2bus_data <= MyT; default : slv_ip2bus_data <= 0; endcase end // SLAVE_REG_READ_PROC // ------------------------------------------------------------ // Example code to drive IP to Bus signals // ------------------------------------------------------------ assign IP2Bus_Data = slv_ip2bus_data; assign IP2Bus_WrAck = slv_write_ack; assign IP2Bus_RdAck = slv_read_ack; assign IP2Bus_Error = 0; always @ ( posedge Bus2IP_Clk ) begin if (slv_reg0[0]) begin count <= count + 1; end; LEDs [3] = count [4]; LEDs [2] = count [3]; led_verilog.vhd user_logic.v

В EDK в "Create and Import Peripheral Wizard" можно создать Template, который затем может быть включен в созданную платформу. Так вот как его грамотно добалвять? Я в Hardware выбираю Configure Coprocessor и выбираю желаемый компонент и подключаю, затем вызываю Launch Clock Wizard и делаю Validate Clocks и генерю платформу, но когда запускаю ее в SDK, то в библиотеках не появляется мною добавленный компонент, и прикрепление его руками происходит тоже некорректно, программа эти файлы не находит все равно. Подскажите, пожалуйста, как добавляется свой PCore?

да, так и есть, но когда полностью прописываю путь не к XIlinx каталогу, он так же не находит файл....ну может это уже местные глюки какие