Серокой

А эту ошибку у вас получилось обойти в итоге? У меня такая же, правда, я использую только PHY, а сам контроллер мой, но, видимо, дело не в этом...

А там есть кнопка "Generate" или что-то вроде? Я параметры настроил на Phy-only, и всё... А что дальше, непонятно. ( Хелп на чистом китайском, красота! А, кнопка появилась... После перегенерации заново. Проблема ушла. )

15 секунд, и это экспериментально. Спасибо, понятно.

Доброго дня! Взял на Али экран. Ссылки на документацию там не было (мало того, экран по описанию 212 на 104, а по факту оказался 250 на 122), видимо, ближайший аналог GDEH0213Z98. По крайней мере, документ полностью подошёл. Но огорчает долгая, порядка 20 секунд, смена изображения. При этом если не использовать красный (подавать команду 0xC7, а не 0xF7), то дёрганий сильно меньше, меньше 5 секунд уходит. Это вообще нормально, а если нет, то что можно покрутить? Частичного обновления экрана по найденной документации нет. Крутил напряжения для цветов и контраста - тоже ничего не меняется...

Здравствуйте. Есть контроллер DDR3, самопальный. В ПЛИС всё нормально работало при выключенных DLL (потому что там никак не раскочегарить до 300 МГц), в заказной микросхеме же на номинальных частотах проявляется странный эффект: сбой записи 64 бит по адресу 1ff8. Это конец страницы памяти, при переходе дальше нужно активировать следующую строку. Но активации нет, это просто запись. При этом запись по адресу 1ff0 проходит. А ведь это ячейка с тем же адресом, просто последний DQS. Что бы это могло быть - не приложу ума... Записи в другие адреса проходят без сбоев, то есть это не время tWR...

Чтобы тему не открывать новую... Есть ли в природе простые модели памяти DDR2? Так-то у меня тоже подключены микроновские Verilog, но они очень ресурсотребовательные, и там пикосекундная точность. В итоге моделирование сильно тормозит. Очень хочется для проверки всей системы, кроме контроллера памяти, использовать простую модель. Контроллер же, так и быть, потерпеть можно и нужно.

Действительно, прислали другие файлы, уже под моделирование. Но там стоит: //pragma protect key_keyowner=Cadence Design Systems. НЦ понимает влёт, квеста воротит нос. Вот же, не одно так другое... В общем, Квеста в этом смысле не годится. Там и формат pragma другой, только NC. Ну и ладно. )

Нет, нет, я наверное плохо объяснил. Суть в том, что проект состоит из двух частей: 1. В одной папке RTL, синтезируемый Квартусом. 2. Во второй - тестовый поведенческий набор файлов на Верилоге, естественно что не синтезируемый. Но тестовый набор содержит ссылки на файлы, который в в папке с RTLьным кодом. Вот потому я не могу промоделировать, чтобы вообще просто посмотреть, как ядро работает. В нетлисте от Квартуса вызовов зашифрованных файлов нет.

Пожалуйста. просто бинарь: 11-й квартус. Нет, с квартусом проблем нет, всё развелось. Проблема отмоделировать тестовые воздействия под QuestaSim. Фича, которая прописывается, просто цифровая, типа "FEATURE 7A43_F510 alterad". Конечно. С загрузкой и компиляцией нетлиста под Квесту проблемы также нет... У меня есть подозрения, что нам дали тестовую систему, рассчитанную на не закодированные файлы... Спросили у авторов. ) но пока они ответят... ai.v

Да я так и сделал... Беда в другом - в тестбенчах применяются нешифрованные файлы, но с передачей параметру модулям шифрованных файлов, подключенных внутри, и вот тут-то и наступает большой ОЙ... Потому что синтезированный верилог - только на тот параметр, который в нём по умолчанию... А документации просто нет, какие-то текстовый ридми, и всё... Рекомендуют использовать nc, правда, а у меня questa, но если nc умеет (как-то, в ридми ничего про то нету), то квеста чем хуже? Да, файла проекта под какой-либо САПР кроме Квартуса, тоже нет! :(

Здравствуйте. Проблема такая, что есть кучка, довольно основательная, шифрованных Verilog-файлов. Квартус (при добавлении специальной строки в license.dat) их понял и откомпилировал, а вот как получить эмуляцию в QuestaSim, я не понимаю. Просто компилировать он не хочет, говорит - и весьма справедливо, - что там некорректные двоичные символы внутри.

Fujitsu в своё время массово делал что-то такое, не знаю, как ныне. Даже со встроенным 2D ускорителем, а были микросхемы также со встроенной видеопамятью.

Кстати, про клок. Точнее, про стандарт DVI - там же 3 LVDS канала и отдельной Channel C - тактовый. Я не могу понять по спецификации стандарта - там частота пиксельная, то есть та, с которой подаются данные на энкодер? То есть она в 10 раз ниже частоты данных, или всё ж полная частота - 1650 МГц для однолинкового в пределе?

Кстати, подниму тему. Подцепить и раскрутить всё вышло, весело крутится, всё хорошо, кроме одного "но". Почему-то в итоге всего этого у меня не получилось поднять частоту ШИМ выше 10кГц. При том, что частота драйвера до 50 кГц. Потому мотор гудит вполне слышно. Думаю вот - это особенности мотора? Его катушки "гасят" короткие импульсы? Кто-то ещё пытался крутить мотором от флоппи, на какой частоте работал ШИМ?

Это был обсуждаемый AVR Studio 5, собственно он же и в качестве программной оболочки (точнее, Visual что-то там от майкрософта). Впрочем, после перегрузки машины тормоза прошли, видать, после установки пакета надо было просто перегрузиться, чего я не сделал... Спасибо за пожелания! :) Я подумаю, если совсем будет сложно, перейду на командную строку, но отлаживаться всё равно придётся на симуляторе AVR Studio... Это до этапа GDB.