unixwz

Я так полагаю это случай так называемого сарказма. Как мне выявить данную ошибку? В варнингах ничего особенного нет. UPD: Всё спасибо, если скомпилировать vhd файлы по отдельности в ModelSIM, то будут показаны ошибки. Буду разбираться.

Здравствуйте, меня интересует почему не работает следующий код: case cmd is when C_ADD => q <= (f_op + s_op); when C_SUB => q <= (f_op - s_op); when others => null; end case; Но при этом если переписать под if-else, то будет работать. if (cmd = C_ADD) then q <= (f_op + s_op); elsif (cmd = C_SUB) then q <= (f_op - s_op); end if; А самое интересное то, что при компиляции ошибок нет, но в ModelSim он отказывается симулировать схему, а именно загружать файл симуляции (не знаю как его правильно назывют - al_vhd_tst, который по тестбенчу работает), пишет: # ** Error: (vsim-3173) Entity '/home/user/Development/freyacpu/cpu/simulation/modelsim/rtl_work.alu' has no architecture. # Load interrupted # Error loading design И список сигналов соответственно не открывается. С if-else всё работает. Возможно это одна из не синтезируемых конструкций? Прошу помощи у опытных людей!

Спасибо вам ;)

О каких промышленных приборах идёт речь? Я разрабатываю данный прибор чисто для своих нужд.

А, что необходима именно многослойная плата? Вроде бы задача не кажется настолько сложной, а тут спрашивают про слои. Мне необходимо передать данные с ПК на FPGA и с FPGA на другой ПК, через USB порт. Пока, что на ум пришло только юзать преобразователь USB->FIFO (1 микруха) для передачи данных в FPGA, а вот из FPGA на PC пока, что не знаю как. Если только есть FIFO->USB, но преобразователи USB->FIFO похоже преобразуют только в 1 конец данные, на FPGA. С USB к сожалению никогда не работал и думал, что данный стандарт не сложен, но оказалось всё иначе.

В целом понятно, проще юзать USB PHY, что бы передавать данные на него более простым интерфейсом, а он уже будет формировать выходной сигнал USB. Разработка ведётся для своих целей (домашних так сказать), кто может подсказать микросхемку USB PHY или USB Host/Slave (желательно более популярную), которую можно легко достать? Да и ещё вопрос, USB PHY и USB Host/Slave это одно и тоже? Не нашел я подробной инфы именно про PHY. Ещё есть такой вопрос. Если скажем использовать преобразователь USB-FIFO, то я смогу передавать данные только в 1 конец т.е на FPGA, а скажем если передавать их по такой цепочке PC1->USB-FIFO->FPGA->PC2? Преобразователя FIFO-USB я не видел, да и не бывает их скорее всего. Как в таком случае быть?

Здравствуйте. У меня возник ряд вопросов по реализации USB интерфейса на FPGA. 1. Возможно ли реализовать интерфейс USB (1.1 или 2.0), без использования микросхем USB PHY? 2. Есть ли готовые IP ядра реализующие данный интерфейс (Altera Cyclone 4). Знаю, что есть IP Core USB Controller, но не уверен, что это именно то, что мне нужно. 3. Есть ли примеры реализации USB интерфейса на FPGA?