Спасибо :) Я участвовал в его создании лет 6 назад. Действительно с нуля в смысле транслятора и ядра симулятора. Я приложился в основном именно к транслятору VHDL. Напишу коротко, как было, пока я участвовал в проекте. Изначально вся система (весь Delta Design) была нацелена исключительно на Windows и в итоге пришли к тому, что симулятор писался на C#. Парсер был на ANTLR, далее транслировали в своё внутреннее представление - затем на его основе генерировался исполняемый .Net код, который обрабатывался в ядре симулятора (это где колесо времени и т.п.). Про сравнение с другими симуляторами - действительно всё честно, сам гонял тесты. За Aldec было не угнаться, но он слишком вольно понимал стандарты (на сайте, по крайней мере раньше, были примеры тестов), с Modelsim, который указан, совладали. Но отличие в основном в несинтезируемых конструкциях. Единственное, что было у какого-то из этих симуляторов - вроде проблемы с компонентами, когда формальная и актуальная части увязываются через различные функции и с выводом границ массивов при передаче параметров. Возможно было ещё что-то, но уже не помню. Один из тестов, на котором проверяли быстродействие и довольно хорошо обогнали Modelsim - на модели MIPS (наша модель) запускалась операционка FX-RTOS (тоже прософтовская) под ней простая программа, которая должна была мигать светодиодами по прерываниям от таймера и софтовым прерываниям (должно быть в каком-то из видео, оно же зашивалось и в ПЛИС). Бонусом - лучший гуй, который я встречал у симуляторов, и довольно неплохой задел для wave. Но тогда не был сделан Verilog, в каком состоянии это сейчас - точно не знаю. Мало информации, вероятно, потому что больше продвигается схемный редактор и всё, что с ним связано. Так-то для симулятора надо и SystemVerilog и SystemC, различные оптимизации, coverage, развитая и хорошо документированная работа из командной строки, и так далее. Когда я возвращался в разработку железа, это был исключительно симулятор VHDL.
