Обязанности:
Разработка схемотехнического (на уровне архитектуры) решения по реализации функционала ASIC SoC на FPGA-прототипе
Адаптация RTL кода для реализации в FPGA (замена технологических элементов (ROM, RAM, PLL и т.д) на FPGA аналоги, замена Phy частей высокоскоростных интерфейсов)
Имплементация адаптированного дизайна на FPGA прототипе
Отладка RTL на работающем FPGA прототипе
Взаимодействие с отделами верификации и программного обеспечения
Осуществления уникального на текущий момент гибридного прототипирования UMV/VCS + FPGA/HAPS-70
Требования:
Полное понимание всего маршрута проектирования FPGA проектов (желательно для Xilinx):
RTL Design
Синтез
STA
Place&Route
Отладка в чипе
Знание Verilog
Опыт проектирования SoC (желательно на AMBA, AXI архитектуре)
Опыт работы с низкоскоростной периферией - I2C, UART, SPI
Опыт работы с системами контроля версий
Английский язык на уровне достаточном для технической переписки и чтения документации
Опыт работы от 3-х лет
Приветствуются:
Опыт работы с высокоскоростной периферией и памятью: DDR2/3, SATA, USB, PCIe, Ethernet.
Опыт разработки цифровой схемотехники
Знание C/C++
Знание UVM
Скриптовые языки Make, shell, TCL
Знакомство с Linux/Unix рабочим окружением
Условия:
Достойный уровень оплаты труда (обсуждается с кандидатом)
ДМС после окончания испытательного срока (3 месяца)
Предусмотрены годовые премии
Дружный коллектив и отличная команда профессионалов
Обособленное подразделение располагается в г. Зеленоград
Просьба заинтересовавшимся направлять резюме по почте:
[email protected]
