Перейти к содержанию
    

sergun53

Свой
  • Постов

    70
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о sergun53

  • Звание
    Участник
    Участник

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Посетители профиля

1 235 просмотров профиля
  1. Работать то можно, если бы не swap.
  2. Спасибо за подсказку. Проделал, получил FA и BA Report Никаких изменений между платой и схемой нет. Чего же он просит? Ну хоть теперь спокоен, что с головой все в порядке.
  3. Dxd-Exp 7.9 Работал с pcb, схему в DxD не открывал давно, следовательно не редактировал. А тут в Expedition заметил желтый фонарик, сигнализирующий о необходимости Forward Annotation, но схему то я не менял. Собственно вопрос, как сравнить нетлист схемы и платы? Опять же в PCAD было просто, Utils>Compare Netlist и получай все разногласия между схемой и платой. А как здесь? Провести Forward Annotation, а потом смотреть, что изменилось в текстовом отчете по Forward Annotation не хочется, потому как не понятно нужно ли вообще вносить изменения ( схему то не правил). Как не делая Forward Annotation или Back Annotation выявить различия между схемой и платой?
  4. Первый вариант работает, только необходимо сразу фиксировать скопированные via и трассы, иначе при любой попытке подвинуть vias на другое место они чудесным образом пропадают А вот здесь хотелось бы поподробней: как в одном cell может быть несколько пинов с одинаковым номером, в PCAD это не возможно, а в Expedition?
  5. 1. Это не очень принципиально, хотя может и не эстетично, на разбежка в пэдах <0.1мм, что для механического разъема не играет никакой роли. 2,3. via в Cell определяют их жесткую привязку и уменьшают возьожности трассировки, особенно при плотной разводке следовательно их придется двигать, удалять и т.п. 4. Согласен, руки не дошли. Принцип понял, спасибо.
  6. ASP_1296XX.7z Принимаю разумную критику по поводу библиотечного компонента, может чего лишнее или чего-то важного не хватает. Вставлять via в графику не предлагать.
  7. В разъемах располагающихся строго друг под другом к длинным планарным пэдам подводится питание, поэтому их надо "сшить" между собой посредством via. С грехом пополам получилось сделать то, что хотел. Проблема была в том, что провести трассу от pad к via не получалось, можно было провести только одну трассу,остальные удалялись или via не подключалось к трассе (Plow failed). А вот если соединять наооборот,от via к pad то все стало получаться, но пока дошел до этого слегка помучился. По поводу своих мучений записал кино, но кинщик из меня еще тот, не судите строго. One_pad_many__via.7z Спасибо всем откликнувшимся.
  8. Согласен с Вами, для этого случая Prevent Loops работает, но если мы имеем длинный pad ( например ножевое питание в разъеме PCI_E) который ружно прошить via ничего хорошего не получается А вводить трассы в режиме рисования как-то нелогично
  9. ЕЕ 7.9 Каким образом можно к одному pad подключить несколько via для подключения к внутреннему полигону, примерно так ,как на картинке Фиксация via,трасс и отключение DRC ничего не дает, можно подключить только одну трассу. Городить вокруг pad полигон совсем не хочется, да и не всегда возможно.
  10. С таким стэком, который выбран получить 100 Ом для диффпар нельзя максимум 88 Ом и то уже при неприличных зазорах между проводниками. Либо соглашайтесь на то что есть по сопротивлению, либо меняйте стэк.
  11. PCad 2006

    Посмотрите здесь.
  12. Такую проницаемость имеет в частности высокочастотный стеклотекстолит марки FR-4 High Tg, именуемый как FR408.
  13. В PCAD 2006 автоматически образуется BoardOutlineObj, практически повторяющий контур платы нарисованный линиями в слое Board. Для выделения этого контура небходимо поставить галки на Board Outline для группового или единичного выделения (Options>Selection Mask>Block Selection, Options>Selection Mask>Single Selection) после чего этот контур можно будет удалить.
  14. Да не надо шину переименовывать. После того как внесены изменения в содержание цепей шины выделяете ее правой кнопкой и в выпадающем меню выбираете Update Bus Signals Должен быть двойной щелчок при нажатой клавише Ctrl, внимательней читайте описание.
  15. Про стрелочки я знаю,но получается, что ICT сортирует по идентификационному номеру Id имеющий формат $_номер листа схемы_сам идентификационный номер. Поскольку этот номер присваивается DxD по умолчанию (видимо в зависимости от порядка ввода компонентов) получается что RefDes в ICT сортируются не по порядку R1,R2,R3 а по мере установки в схему, а при копировании однотипных кусков вообще неизвестно как. Кроме того, в схеме имеющей много листов, RefDes формируются в пачки, так как номер листа присутствует в Id. У меня пока получается только вот так Есть ли способ осуществить сквозную сортировку в ICT именно по позиционному обозначению (Ref Designator)? В навигаторе такая сортивка есть, но в пределах только одного листа. Да, это,то что нужно, только я не нашел в Settings>Interconnectivity Table как это можно реализовать. И еще лучше, если бы название пина вообще не отображалось, а был только пин намбер.
×
×
  • Создать...